인텔은 2023국제전자소자학회(IEDM)에서 미래 반도체 공정 로드맵을 지원할 획기적인 트랜지스터 확장 기술 및 연구개발(R&D) 성과를 공개했다고 11일 밝혔다.이번 행사에서 인텔 연구진은 후면 전력 공급 기술과 후면 직접 접촉 기술을 적용한 3D 적층형 상보형 금속 산화물 반도체(CMOS)의 진전을 발표했다. 또 후면 전력 공급을 위한 접촉 기술을 소개했으며, 최초로 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 패키징이 아닌 동일한 300mm 웨이퍼 상에서 대규모 3D 모놀리식 방식으로 통합할 수 있음을 선보였다.트랜지스터
한화그룹 NPU(신경망처리장치) 전문 팹리스 뉴블라가 삼성전자 파운드리를 통해 4nm(나노미터) 칩 생산에 나선다. 이를 위해 삼성전자 DSP(디자인솔루션파트너) 소속 디자인하우스 중 한 곳을 설계 서비스 파트너로 지정할 계획이다. 한화그룹은 뉴블라 외에 한화테크윈에서 분사한 비전넥스트도 자체 칩 생산을 추진하는 등 반도체 사업에 힘을 싣고 있다.
미디어텍이 TSMC 3nm(나노미터) 공정의 두 번째 고객사가 됐다. 미디어텍은 내년에 출시될 ‘디멘시티’ AP(애플리케이션프로세서) 신제품 생산에 TSMC의 3nm 공정이 적용된다고 7일 밝혔다. 디멘시티는 미디어텍의 스마트폰용 플래그십 AP 모델명으로, 퀄컴 ‘스냅드래곤’과 함께 안드로이드 진영의 AP로 널리 채택돼 왔다. TSMC의 최신 생산라인인 3nm 공정은 현재 애플이 대부분의 생산능력을 잠식하고 있는데, 디멘시티는 남은 생산능력을 활용해 내년 상반기부터 양산될 예정이다. 따라서 디멘시티 신제품을 탑재한 스마트폰은 내년
무선 커넥티비티 맞춤형 시스템온칩(SoC) 솔루션 라이선스 기업인 CEVA가 삼성 어드밴스드 파운드리 에코시스템(Samsung Advanced Foundry Ecosystem, SAFE)에 합류한다고 17일 밝혔다.이를 통해 CEVA는 삼성의 고급 파운드리 공정을 활용해 칩 설계를 간소화하고, CEVA 라이선스의 시장 출시 일정을 단축한다. 삼성 파운드리는 고객에게 경쟁력 있는 공정, 설계 기술, IP 및 대량 생산력을 제공한다.전체 제품군은 28FD-SOI, 14/10/8/5/4nm 핀펫(FinFet) 및 5nm의 극자외선(EUV
일본 민관 합작 파운드리 프로젝트 기업 래피더스가 GAA(게이트올어라운드) 기술 확보를 위해 미국 IBM에 100여명의 연구진을 파견한다고 디지타임스가 14일 보도했다. 이미 지난 4월 일부 인력이 미국 뉴욕 알바니에 위치한 ‘나노테크컴플렉스’로 파견돼 연구를 진행하고 있다. GAA는 반도체 트랜지스터에서 전류를 통제하는 게이트가 채널을 4면에서 감싼 형태를 의미한다. 기존 3면에서 감싸는 핀펫(FinFET) 구조 대비 누설전류가 적고 미세공정 구현에 유리하다. 삼성전자는 3nm(나노미터) 파운드리에 GAA를 도입했으며, TSMC는
중국 파운드리 SMIC가 자회사 SMSC(Semiconductor Manufacturing South China Corp)를 통해 14/10nm 핀펫 공정을 여전히 제공하고 있다고 디지타임스가 7일 보도했다. 앞서 지난 5월 SMIC는 자사 홈페이지에서 핀펫 공정 서비스 항목을 삭제했다. 이에 업계는 SMIC가 미국 행정부 제재 탓에 ‘로키(Low-key)’ 전략으로 대응하기 위해 관련 항목을 지운 것으로 판단했다.다만 디지타임스는 SMSC의 핀펫 공정 수율이 높지는 않은 상태라고 설명했다. 또 중국 반도체 장비업체 나우라(北方华创
숨가쁘게 변화하는 산업 환경에서 매주 기업들 소식이 쏟아져 나옵니다. KIPOST는 다양한 전자 제조 관련 기업들의 사업 전략과 수행 실적을 엿볼 수 있는 정보들을 일주일간 한 데 모아 제공합니다.
EUV(극자외선) 기술을 이용한 반도체 생산 기술은 노광장비에 크게 의존적이지만 계측 기술에도 큰 도전과제를 안겨줬다. 계측이 가능해야 수율과 생산성을 개선하는데, 워낙 선폭이 미세한 탓에 최신의 CD-SEM(주사전자현미경)으로도 잘 보이지 않기 때문이다. 미국 반도체 장비업체 어플라이드머티어리얼즈(AMAT)는 High-NA EUV 공정에 적용 가능한 CD-SEM ‘베리티SEM 10’이 출시 이후 30세트 인도됐다고 24일 밝혔다. High-NA는 EUV 빛을 집광하는 렌즈⋅반사경 크기를 확장해 기존 EUV 노광 대비 더 미세한 패
미국 CPU 업체 AMD가 이종호 과학기술정보통신부 장관이 교수 시절 등록한 핀펫(FinFET) 특허에 대해 무효 심판을 제기했다. 케이아이피(KAIST IP)가 AMD와 진행 중인 특허 침해 분쟁에 대한 반격 차원이다.이 장관의 핀펫 특허는 기존 평면 구조의 트랜지스터를 3차원 입체 구조로 전환한 전기를 마련한 것으로 평가된다. 현재는 KAIST로 특허권이 양도된 상태다.
“2019년부터 3년간 반도체 장비 시장이 68% 성장할 동안 e빔(전자빔) 기반의 검사⋅계측 장비와 e빔 DR(결함리뷰) 장비 시장은 100% 이상씩 성장했습니다.”미국 반도체 장비회사 어플라이드머티어리얼즈(이하 어플라이드)는 13일 서울 그랜드인터컨티넨탈호텔에서 열린 간담회를 통해 지난 2021년 e빔 장비 시장에서 50%의 점유율을 기록했다고 밝혔다. 원래 이 분야의 강자는 일본 히타치다. 히타치는 2016년을 전후로 시장점유율이 40% 넘어 1위를 달렸으나, 근래들어 어플라이드에 1위 자리를 뺏겼다. 이는 어플라이드가 양산
반도체 회로 패턴을 그리는 노광장비는 중국 반도체 산업의 가장 큰 아킬레스건으로 꼽힌다. 네덜란드 ASML의 노광장비 없이는 14nm(나노미터) 이후의 미세 회로 패턴을 그릴 방법이 없다. 여기에 미국이 쥐고 있는 중국 반도체 견제 장치가 하나 더 있다. 바로 반도체 EDA(설계자동화) 툴이다. 노광장비가 설계도에 따라 반도체를 만드는 도구라면, EDA 툴은 설계도 자체를 그리는 연필이다. EDA 툴 시장에서 중국의 자급률은 2%가 채 안 된다.
인텔은 5일 국제전자소자학회(IEDM) 2022에서 2030년까지 단일 패키지에 1조개의 트랜지스터를 탑재하는 등 무어의 법칙을 지속하기 위한 주요 연구 성과를 발표했다.인텔은 집적도 10배 달성에 기여할 3D 패키징 기술, 리본펫(RibbonFET)을 뛰어넘는 2D 트랜지스터를 위한 원자 3개 두께의 초박형 신규 물질, 더 높은 성능의 컴퓨팅을 위한 에너지 효율성 및 메모리 부문 성과, 양자 컴퓨팅 개선 사례 등을 소개했다.앤 켈러허 박사(Dr. Ann Kelleher), 인텔 기술 개발 부문 총괄 겸 수석부사장이 트랜지스터 발명
대만 TSMC는 애리조나 피닉스에 짓고 있는 5nm(나노미터) 파운드리 공장이 오는 6일 장비 반입식을 개최한다고 밝혔다. 이 자리에는 조 바이든 미국 대통령, 지나 레이몬도 미국 상무부장관 등 주요 인사와 TSMC 고객사⋅협력사 관계자들이 대거 참석할 예정이다. 피닉스 공장 건설 프로젝트는 2020년 발표돼 이듬해 착공했으며, 양산은 오는 2024년으로 계획하고 있다. 첫 양산 규모는 300㎜ 웨이퍼 투입 기준 월 2만장 수준이다. 총 투자규모는 120억달러(약 15조7000억원)다. TSMC는 피닉스 5nm 팹 외에 3nm 팹도
대만 TSMC가 오는 2024년 고개구수(High NA, 하이 NA) EUV(극자외선) 노광장비를 도입한다고 IT즈자가 16일 보도했다. 하이 NA EUV 장비는 네덜란드 ASML이 생산하는 EUV 설비 중 광학부품의 해상력을 높인 제품이다. 현재 TSMC를 비롯해 글로벌 파운드리 업체들이 도입하는 EUV 설비로는 3nm(나노미터) 안팎 제품까지 생산할 수 있으나 2nm, 혹은 옹스트롱 단위 미세공정까지 구현하려면 하이 NA 노광장비가 필수다. 하이NA EUV 노광장비는 한 대 가격이 4억달러(약 5600억원) 정도로, 기존 EUV
삼성전자가 오는 2025년쯤 파운드리 사업부가 투자 선순환 구조로 접어들 것으로 예측했다. 현재는 매분기 조단위 투자를 집행하는 것과 달리, 영업이익은 수천억원 정도에 그친다. 3년 뒤에는 파운드리 자체적으로 벌어들이는 수익으로 투자 재원을 마련할 만큼 수익성이 확보될 것이라는 뜻이다.강문수 삼성전자 파운드리 사업부 부사장은 28일 2분기 실적발표 후 열린 컨퍼런스콜에서 “현재의 성장성이 유지되는 것을 전제로 2025년쯤이면 자체 투자 재원을 마련할 수 있는 수익성에 도달할 것”이라고 말했다. 강 부사장은 “신규 라인인 평택은 20
램리서치 (www.lamreseawrch.com)가 이상원 현 램리서치코리아 대표이사를 램리서치매뉴팩춰링코리아와 램리서치코리아테크놀로지 신임 대표이사를 포함한 한국법인 총괄 대표이사로 했다고 4일 밝혔다.이상원 램리서치 한국법인 총괄 대표이사는 글로벌 반도체 장비 기업에서 30년 넘게 종사한 반도체 업계 전문가다. 램리서치와 어플라이드머티어리얼즈에서 마케팅, 사업개발, 글로벌 고객 사업부 등 주요 부서에서 탁월한 성과를 창출해 왔다. 어플라이드머티어리얼즈코리아의 대표이사를 거쳐, 2021년 1월 램리서치코리아의 신임 대표이사로 선임
삼성전자 파운드리(반도체 위탁생산) 사업부가 내년 상반기 GAA(게이트올어라운드) 기반의 3nm(나노미터) 공정 양산에 들어간다. 선단공정에서 경쟁하고 있는 대만 TSMC가 3nm까지는 기존 핀펫 기술을 활용하기로 결정한 것과 달리, 삼성전자는 선제적으로 GAA를 도입하는 것이다.삼성전자는 기존 28nm 공정 효율성을 크게 높일 수 있는 17nm 신공정도 개발해 제공하기로 했다.최시영 삼성전자 파운드리사업부장(사장)은 6일(미국 현지시간) 온라인으로 개최된 ‘삼성 파운드리 포럼 2021’ 행사 기조연설에서 이 같이 밝혔다. GAA
인텔이 옹스트롬(0.1나노미터) 단위까지 미세화 차원을 확장한 반도체 로드맵을 발표했다. GAA(게이트올어라운드) 기술인 ‘리본펫(Ribbon-FET)’과 금속배선을 실리콘 후면에 배치하는 파워비아 기술도 공개했다.이를 통해 오는 2025년 반도체 생산공정 리더십을 탈환, ‘공정의 인텔’ 명성을 되찾겠다는 목표다.팻 겔싱어 인텔 CEO(최고경영자)는 26일(현지시간) 열린 ‘인텔 액셀러레이티드’를 통해 인텔의 공정 로드맵을 공개했다. 겔싱어 CEO는 “인텔은 2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신
TSMC가 내후년 하반기 3나노 공정의 대량양산(HVM)을 시작한다. 그때까지 5나노 공정 생산용량은 현재의 3배로 늘리기로 했다. 자동차·사물인터넷(IoT)·무선통신(RF) 등 분야별 특수 공정을 추가했고, 차세대 후공정 선택폭도 넓혔다. 3나노, 이어 2나노 아래까지TSMC는 내년 3나노 공정의 위험생산을 시작하고, 이듬해인 2022년 하반기 대량양산으로 전환할 계획이다. TSMC의 3나노 공정은 5나노 공정(N5 V1.0) 대비 밀도는 1.7배, 성능은 15% 높고 전력소모량은 30% 적다. 회사는 그 전까지 5나노 공정의 생
어플라이드머티어리얼즈(AMAT)는 첨단 메모리와 로직 반도체 생산에 적용할 수 있는 컨덕터 식각 시스템 '센트리스 Sym3(Centris Sym3) Y'를 출시했다고 19일 밝혔다.이 제품은 센트리스 Sym3(Centris Sym3) 식각 시스템 제품군 중 하나다. Sym3 식각 솔루션은 지난 2015년 첫 출시 이후 현재까지 5000개 챔버가 출하되며 어플라이드 역사상 가장 빠르게 성장하는 제품으로 자리매김했다. 각각의 Sym3 Y 시스템은 여러 개 식각 및 플라스마 클린 웨이퍼 공정 챔버로 구성된다.'센트리