TSMC 3nm 계획 공개
TSMC 3nm 계획 공개
  • 유효정 기자
  • 승인 2020.04.21 16:27
  • 댓글 0
이 기사를 공유합니다

트랜지스터 밀도 '2.5억/mm'
TSMC가 최근 3nm 공정의 세부 사항을 공개했다. 21일 중국 콰이커지는 위키칩퓨즈를 인용해 TSMC는 트랜지스터 밀도를 2억5000만 개/mm로 목표하고 있다고 보도했다.

TSMC의 7nm EUV 공정으로 만든 화웨이의 '기린990 5G' 프로세서는 113.31mm 였으며 트랜지스터 밀도가 103억 개 였다. 평균 0.9억(9000만 개)/mm
KIPOST 회원 정책 안내

KIPOST Gold Member 또는 Premium Member가 되시면
전문보기 및 다양한 지식 서비스를 이용하실 수 있습니다.

회원등급안내
Newsletter KIPOST가 발송하는 주간 Newsletter 구독
Gold Market & Technology 및 모든 컨텐츠 전문 열람
Premium KIPOST의 차별화 된 프리미엄 서비스 제공

관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.