너도나도 뛰어드는데… 공급망·성능·시장성 모두 '물음표'

삼성전자가 첫 발을 뗀 패널레벨패키지(PLP) 시장에 대만 후공정 업계는 물론 중국 업체들도 진입할 채비를 서두르고 있다. 그러나 여전히 PLP의 시장성에 대한 업계의 의구심은 사라지지 않고 있다.

패널 크기부터 업체마다 달라 공급망(SCM)을 구성하기 어렵고, 성능은 웨이퍼레벨패키지(WLP)를 따라잡지 못하고 있기 때문이다. 반도체 시장도 PLP 기술과는 맞지 않는 다품종 소량 생산으로 흐르고 있어 성장 가능성이 낮다는 관측도 나온다.

 

너도나도 뛰어드는 PLP는?

반도체는 전공정과 후공정(Packaging)을 거쳐 만들어진다. 웨이퍼 위에 복잡한 회로를 그려 수백, 수천개의 다이(Die·전자 회로가 집적된 것)를 만드는 게 전공정이고, 각각의 다이를 에폭시몰딩컴파운드(EMC)로 감싸 보호하고 기판 위에 올려 외부와 연결할 수 있도록 만드는게 후공정이다.

전공정과 후공정은 크기가 일정한 실리콘 웨이퍼 위에서 작업이 진행돼 처리량(Throughput)을 늘리기가 어렵다. 공정 난이도가 높은 전공정은 처리량 문제에서 보다 자유롭지만, 후공정은 상대적으로 난이도가 낮아 처리량을 높이라는 압력을 받아왔다.

 

▲12인치(300㎜) 웨이퍼와 패널의 크기 차이./스태츠칩팩, 루돌프
▲12인치(300㎜) 웨이퍼와 패널의 크기 차이./스태츠칩팩, 루돌프

PLP는 웨이퍼가 아닌 인쇄회로기판(PCB)에 전공정을 거친 다이를 놓고 한번에 패키징하는 기술로 처리량을 크게 늘릴 수 있다. 12인치 웨이퍼의 면적은 약 7만2929㎟지만 PCB 면적은 가로, 세로를 각 500㎜, 600㎜로 쳐도 30만㎟로 4배 이상이다.

뿐만 아니다. 후공정을 거친 여러 개의 반도체를 메인 PCB에 또다시 연결하는 모듈 공정 없이 후공정에서 여러 반도체를 PCB에 올려놓고 PLP로 한 번에 패키징하면 PCB 한 장을 뺄 수 있다.

이같은 이유로 PLP 시장에는 삼성전기처럼 PCB 사업을 하던 업체들은 물론 네패스 같은 반도체 후공정 업체들도 뛰어든 상태다. 대만 파워텍테크놀로지(PTI)는 지난해 팬아웃 PLP(Fo-PLP)를 생산하기 시작했고, 최근 미디어텍으로부터 수주를 받았다는 보도가 나왔다. PLP 시장을 겨냥한 중국 벤처 업체도 속속 등장하고 있다.

그럼에도 PLP 시장의 성장 가능성을 의심하는 이유는 세 가지다. 공급망과 성능, 전방 시장이다.
 

첫째, 투자 효율 떨어지는 공급망

먼저 공급망이다.

PLP는 이제 시장이 형성되기 시작해 업체마다 요구하는 패널의 크기가 다르다. 삼성전기는 가로, 세로가 각각 500㎜, 400㎜인 패널을, 네패스는 이보다 큰 600㎜×600㎜ 패널을 활용하는 것으로 알려져있다. 중국에서는 600㎜×700㎜ 패널을 쓰는 방안을 검토하는 업체도 있다고 업계 관계자는 설명했다.

 

▲웨이퍼·패널레벨패키지 공정./ASM
▲웨이퍼·패널레벨패키지 공정./ASM

하지만 이 규격에 익숙한 PCB 설비 업체들은 반도체 후공정에 쓰일 수 있을만큼의 성능을 갖춘 장비를 만들기 어렵다. 반도체 장비 업체들도 시장이 크지 않은 데다 각 사를 일일이 대응할 수 없다며 고개를 젓는다.

장비 업계 관계자는 “후공정 설비는 업체간 경쟁이 전공정보다 심하고 교체 주기가 5년에 불과해 신제품을 개발하기도 벅차다”라며 “패널의 크기가 달라지면 공정이 같아도 여러 문제가 발생하는데, 겨우 몇십억원짜리 장비 한두대를 납품하려고 수백억원의 연구개발(R&D)을 진행할 업체는 없다”고 말했다.

PLP의 라이벌로 꼽히는 FoWLP는 웨이퍼 크기의 기판에서 공정이 진행되기 때문에 기존 반도체 장비 업체들을 중심으로 빠르게 공급망이 형성될 수 있었다. 시장을 열었던 TSMC가 처음부터 거액을 투자해 판을 키운 것도 공급망 조성에 한 몫을 했다.

후공정 업계 관계자는 “TSMC가 FoWLP에 쓴 돈만 1조원으로 알려져있는데, 삼성전기는 3000억원 정도밖에 투자를 하지 않았다”며 “처리량이 웨이퍼의 수배에 달하기 때문에 애초에 대량 투자를 할 필요도 없는 기술”이라고 설명했다.
 

둘째, 성능 높이기가 하늘의 별따기

현재 PLP 업계는 모바일 애플리케이션프로세서(AP) 등 고부가 반도체를 다루는 업체와 저가형 반도체를 다루는 업체로 나뉜다. 전자에서는 삼성전기와 PTI가, 후자에서는 네패스가 대표적인 업체로 꼽힌다.

 

▲라인앤스페이스(L/S)의 단면도./히타치하이테크놀로지
▲라인앤스페이스(L/S)의 단면도./히타치하이테크놀로지

반도체 전공정에서의 회로 선폭처럼, 후공정에서는 라인앤스페이스(L/S)가 집적도의 척도로 쓰인다. 마찬가지로 수치가 낮을 수록 같은 공간에 더 많은 회로를 그려넣을 수 있다는 뜻이다.

AP처럼 집적도가 높은 반도체에는 최소 2㎛/2㎛의 L/S가 요구된다.

하지만 PCB 기반 장비나 디스플레이 기반 장비로 진행하는 PLP 공정에서 이를 구현하기란 쉽지 않다. 패널의 휨(Warpage) 현상은 보정을 거쳐 줄일 수 있지만, 평탄도 확보가 어려워 배선을 세밀하게 도금할 수 없기 때문이다. 같은 이유로 재배선층(RDL)도 2층 이상 형성하기 어렵다.

실제 PLP 시장을 선도하고 있는 삼성전기의 L/S는 최소 10㎛/10㎛로, 차세대 PLP 기술로 5㎛/5㎛를 달성하는 게 목표다.

김성동 서울과학기술대학교 교수는 “회로를 그려넣는 노광은 가능할 수 있지만 도금 공정에서 문제가 있을 것”이라며 “만약 이를 구현할 수 있다 해도 수율이 문제”라고 설명했다.

업계에 따르면 현재 PLP 업체들의 수율은 90%를 겨우 넘긴 수준으로 기존 후공정 기술(99.9999…%)에 비해 낮다. 한 번 불량이 나면 패널에서 영향을 받은 수만개의 반도체를 재생(Rework)할 수 없어 위험 부담도 크다. AP 업체들이 PLP를 쓰려 하지 않는 이유다.

차라리 L/S가 15㎛ 이상인 저가형 반도체를 PLP로 하는 게 현실성 있다는 얘기가 나오는 이유다.

김 교수는 “최근 AP 업계가 내세운 차세대 목표는 L/S 2/2㎛에 RDL 4층인데, 웨이퍼 기반 장비를 쓰는 FoWLP도 RDL 3층 이상은 구현하지 못했다”라며 “RDL을 여러 층, 100% 수율로 형성해야한다는 것도 PLP에서는 힘든 일”이라고 말했다.
 

셋째, 다품종 소량생산화로 흘러가고 있는 반도체 시장

 

▲테슬라의 '모델X(Model X)'./테슬라홈페이지
▲테슬라의 전기차 '모델X(Model X)'에는 수많은 반도체가 적용돼있다./테슬라 홈페이지

애초에 PLP가 반도체 시장에 적합하지 않다는 평가도 나온다.

패널 크기가 4배 이상 커지는 만큼 처리해야하는 물량은 4분의1 이하로 줄어든다. 전체 반도체 생산량이 늘어나지 않는 이상 반도체후공정테스트(OSAT) 업계 매출은 줄어들 수밖에 없다.

게다가 후공정은 기본적으로 다품종 소량생산 체제다. 기기에 따라, 반도체 종류에 따라 업체마다 요구하는 사양이 다르기 때문이다.

갈수록 반도체가 들어가는 기기도, 기기 속에서 반도체가 하는 역할도 다양해지고 있다는 점을 감안하면 한장의 패널에서 수천, 수만개의 똑같은 반도체를 후공정하는 PLP 사업의 성장에는 한계가 있을 수밖에 없다.

업계 관계자는 “전공정 멀티프로젝트웨이퍼(MPW)처럼 여러 개의 반도체를 하나의 패널에서 모듈화할 수 있을 정도로 기술이 발전하지 않는 이상 특정 규격의 반도체를 대량으로 생산하는 종합반도체기업(IDM)에나 유용한 게 PLP”라고 말했다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지