팹리스 업계의 가장 큰 고민은 초기 개발비(NRE)다. 팹리스 업계에서 NRE는 제품 설계에 필요한 설계자산(IP)과 반도체 설계자동화(EDA) 도구 라이선스 비용, 마스크(Mask) 비용 등을 포괄한 금액이다. 개발의 성공 여부와 관계 없이 들어가는 돈이기 때문에 자금 여유가 없는 업체들 입장에서는 NRE를 최대한 줄이면서도 유의미한 성과를 내야한다.팹리스만 NRE를 고민하는 건 아니다. 인공지능(AI)과 사물인터넷(IoT)의 등장으로 가전⋅자동차⋅서버 등 온갖 완성품 업체들이 전용 반도체(ASIC) 개발에 뛰어들고 있다. 구글처
매스웍스는 매트랩(MATLAB) 및 시뮬링크(Simulink)의 최신 버전 2019b(R2019b)에 포함된 'HDL 베리파이어(HDL Verifier)'에서 앞으로 프로그래머블반도체(FPGA) 및 전용반도체(ASIC) 설계 검증을 위한 범용 검증 방법론(UVM)을 지원한다고 15일 밝혔다.UVM은 지난 2009년 반도체 설계자동화(EDA) 표준화 기구 엑셀레라(Accllera)에서 수립한 통합 회로 설계 검증 방법론이다. 유연하고 재사용 가능한 검증 테스트 벤치를 구현할 수 있는 하드웨어 검증 언어(HDL) e의 재