삼성전자가 90나노미터(nm) 이상 선폭의 반도체 공정을 본격적으로 외주생산(파운드리)용으로 개방하면서 주변 생태계도 재편 움직임이 일고 있다. TSMC 같은 다품종 생산 파운드리는 반도체 설계자산(IP)과 하위레벨 설계(백엔드) 지원이 필수적이기 때문이다. 

17일 업계에 따르면 국내에서도 TSMCㆍUMC 파트너 디자인하우스인 GUC나 패러데이 같은 전문 대형 디자인하우스를 구축하려는 움직임이 가속화하고 있다.

하나텍은 중소 디자인하우스 여러 곳과 제휴해 파운드리 디자인하우스, CPU하드닝, 설계자산(IP) 디자인 및 서비스 등을 한데 모은 플랫폼을 구축했다. 중앙처리장치(CPU), 그래픽프로세서(GPU) 코어 전문 업체인 에이디칩스, 실리콘아츠 등이 사물인터넷(IoT) 관련 코어IP를 지원하고, 이미지시그널프로세서(CIS)를 비롯한 센서류, 아날로그 IP도 다수 확보했다.

반도체 설계는 총 5단계로 이뤄진다. 기획을 하고 알고리즘을 개발하는 단계, 하드웨어 레지스터간 신호흐름을 코드로 작성하는 RTL(Register Transfer Level), 논리검증(Logic Verification), 알고리즘을 실제 회로로 그려보는 P&R(Placement & Routing), 공정(팹) 적용 순이다.

그동안 국내 팹리스 업체는 논리검증 이후 백엔드 단계도 직접 개발해왔다. 최근에는 가장 핵심적인 알고리즘 개발, RTL만 팹리스가 직접 하고 나머지는 디자인하우스에 맡기려는 움직임도 나온다. 팹리스는 비용과 시간을 아낄 수 있고, 파운드리는 관련 IP를 직접 확보할 필요가 없어 서로 윈-윈(win-win)할 수 있다고 본다. 

팹리스가 백엔드 설계 단계를 외주화 하면 반도체설계자동화(EDA) 툴 구입비를 아낄 수 있고 관련 IP를 독자적으로 개발하거나 보유할 필요가 없다. 

업계 관계자는 "TSMC와 UMC는 300명 이상 규모의 대형 디자인하우스와 제휴해 효율적인 생태계를 조성했다"며 "대형 고객에게 특정 품목 중심 파운드리 서비스를 해왔던 삼성전자와 국내 팹리스 업계는 갖추지 못한 것"이라고 말했다. 

▲TSMC 후방 생태계 업체들. TSMC는 'VCA(Value Chain Aggregator)'프로그램을 운영하고 있다. /TSMC 홈페이지 제공

90nm 팹을 쓰는 LCD구동칩과 달리 대세가 되고 있는 능동형(AM) 유기발광다이오드(OLED) 구동칩은 50~55nm 공정을 사용한다. CIS도 점점 65nm 이하 미세 선폭으로 옮겨가면서 구공정 물량은 큰 폭으로 감소했다.당장 웨이퍼 25만장 가량의 구공정 팹을 채워야 하는 삼성전자도 팹리스와 협업에 적극적이다. 삼성전자는 그동안 90~180nm 공정에서 LCD구동칩, 이미지시그널프로세서(CIS), 전력관리반도체(PMIC) 등 자사 물량을 생산해왔다. 

업계 관계자는 "삼성전자도 적극적으로 영업을 나서 많은 국내 팹리스 업체들이 관심을 보이고 있다"며 "국내에 팹리스, 파운드리, 디자인하우스 생태계가 조성된다면 시스템반도체 산업이 더욱 활성화 될 것"이라고 말했다.