미세공정 기술 격차...D램 시장 구도 흔든다

메모리 치킨게임 이후 삼성전자-SK하이닉스-마이크론 세 회사는 D램 시장 내 적정 시장 점유율을 유지해왔다. 미세공정 기술 난도가 급격히 높아지면서 D램 업체들이 신규 투자로 점유율을 끌어올리는 것보다는 수익성 극대화에 초점을 맞췄기 때문이다. 20나노 중반까지 세 회사간 미세공정 기술 격차는 그리 크지 않았다.

그러나 지난해 삼성전자가 20나노로 퀀텀 점프하면서 시장 구도가 적지 않은 변화가 생겼다. 지난해까지만 해도 삼성전자 전체 D램 생산량 중 20나노 비중은 크지 않았지만, 올 들어 빠른 속도로 늘고 있다.

미세공정 기술 격차는 D램 시장 내 점유율 변화로 이어질 것으로 보인다. 삼성전자가 D램 시장 내 점유율을 더욱 끌어올릴 것으로 예상된다. 당분간 D램 업체들이 신규 투자를 단행할 가능성은 낮다. 즉 웨이퍼당 칩 생산증가율(bit groth)에 따라 시장점유율이 결정된다는 얘기다.

올해 삼성전자 웨이퍼당 생산증가율(bit groth)은 30% 이상 수준으로 예상된다. 반면 SK하이닉스는 20% 중반대, 마이크론은 10% 중반대 수준에 그칠 것으로 보인다. 차세대 기술을 주도하는 선두 업체가 시장 파이뿐 아니라 수익까지 더 많이 가져가는 시대가 도래한 셈이다.

소재·공정 기술이 희비 엇갈랐다

삼성전자가 미세공정 분야에서 후발 업체와 초격차 전략을 펼칠 수 있었던 것은 소재·공정 기반 기술 덕분이다. SK하이닉스와 마이크론이 과거처럼 노광 공정에 무게 중심을 둔 것과 달리 삼성전자는 새로운 소재 처리 공법에도 적지 않은 연구개발 역량을 투입했다.

삼성전자 20나노 D램 공정 성공의 열쇠인 초미세 유전막 형성 기술이 탄생한 배경이다. D램 커패시터에는 전하 누설을 막기 위해 유전막을 형성한다. 전기선에 플라스틱 피복막을 입혀 절연층을 형성하는 것과 같은 원리다.

삼성전자는 20나노 커패시터에 옹스트롬(10분의 1나노) 수준으로 유전막을 형성할 수 있는 신소재와 공정 기술을 확보했다. 원자 단위까지 제어해 커패시터에 유전막을 입혀 커패시터 특성을 끌어올렸다.

20나노 중반까지 D램 커패시터는 분자 단위로 유전막을 입혔다. 균일한 막질을 구현하기 어려웠고, 분자보다 작은 전하가 커패시터에서 빠져나가지 않도록 유전막을 두텁게 발라야 하는 문제가 발생했다.

반도체 한 전문가는 “동일한 면적에서 유전막이 두꺼워지면 커패시터 내 전하 저장량은 줄어들 수밖에 없다”며 “삼성전자는 얇고 균일한 막질을 커패시터에 입혀 효율적인 공정과 뛰어난 특성 두 마리 토끼를 잡았다”고 말했다.