케이던스 디자인 시스템즈(Cadence Design Systems, Inc.)가 VIP(Verification IP) 솔루션 13종을 출시했다고 8일 밝혔다.

새로운 VIP를 사용하면 최신 표준 프로토콜의 사양을 충족시키며 신속하고 효율적으로 자신의 설계를 검증할 수 있게 된다. 고객들은 Cadence®가 새롭게 제공하는 VIP들을 통해 Arm® AMBA® 5 CHI-f, UCIe™(Universal Chiplet Interconnect Express™), GDDR7, DDR5 DIMM, MIPI® A-PHY® 및 SoundWire® I3S, USB4 2.0 인터페이스 등을 포함한 차세대 전장시스템, 하이퍼스케일 데이터 센터, 모바일 SoC 및 마이크로컨트롤러를 개발할 수 있다.

새로 출시된 케이던스 VIP는 고객들에게 가장 복잡한 프로토콜에 대한 포괄적인 검증 솔루션을 제공한다. 일관된 API(Application Programming Interface)를 통해 완전한 BFM(Bus Function Model), 통합 프로토콜 체크, 커버리지 모델을 지닌 모든 VIP에 대한 접근이 용이해지므로, 실제 검증과정에 더욱 빠른 VIP를 적용을 할 수 있다.

VIP는 하이퍼스케일 데이터 센터향(UCIe, AMBA 5 CHI-f, DTI, DDR5 DIMM최신 버전), 전장시스템향(MIPI A-PHY 1.1, CAN XL, Flash ONFI 5.1) 소비자 및 모바일향(USB4 2.0, GDDR7,MIPI SoundWire I3S (SWI3S), LPDDR 최신 버전, DFI, HDMI 2.1) 등을 포함해 다양한 적용 분야와 사양을 지원한다.

모든 케이던스 VIP 솔루션은 인터페이스 스탠다드 준수여부를 검증할 수 있게 해 주는 통합 커버리지 모델을 제공한다. 추가적으로 테스트 수트와 연결된 검증플랜을 사용하려고 할 경우 TripleCheck™ 기술을 통해 향상된 검증 결과를 얻을 수 있다.

새로 출시한 VIP는 이외에도 SoC 레벨의 테스트 라이브러리, 성능 분석, 데이터 및 캐시 일관성 체커를 제공하는 확장된 케이던스 시스템 레벨 검증 IP(시스템 VIP)를 지원한다. 고객들이 확장된 시스템 VIP 포트폴리오를 이용하면 매뉴얼 SoC 검증 처리에 비해 최대 10배 개선된 효율성을 경험할 수 있다.

신규 VIP 솔루션은 케이던스의 Palladium® Z2 에뮬레이션, Protium™ X2 프로토타이핑, Xcelium™ 시뮬레이션, Jasper™ 공식 검증 플랫폼(Formal Verification Platform), Helium™ 가상 및 하이브리드 스튜디오(Virtual and Hybrid Studio) 그리고 Verisium™ AI-중심 검증 플랫폼(AI-Driven Verification Platform) 등 더 넓은 전체 검증 플로우의 일부로 포함된다. 케이던스의 전체 검증 플로우는 일별 투자된 달러 당 가장 높은 버그 검증 처리능력을 지원한다. VIP 솔루션과 전체 검증 플로우는 케이던스의 인텔리전트 시스템 디자인(Intelligent System Design)™ 전략과 탁월한 SoC 설계를 가능하게 한다.