그동안 반도체 패키지용 접합 기술로 활용되어 온 LAB(Laser Assisted Bonding)가 디스플레이 솔루션으로 부각되고 있다. 마이크로 LED가 차세대 디스플레이용 소자로 각광 받으면서 전사공정용 접합기술로 LAB가 거론되는 것이다. LAB는 기존 컨벡션 리플로(Convection Reflow⋅대류열에 의한 납땜) 기술 대비 설비비가 비싸지만 인터포저 패키지 수율을 제고할 수 있다.
TSMC가 첨단 패키지 생산공정을 위해 건설한 주난 AP6가 양산 가동을 시작했다고 디지타임스가 9일 보도했다. 첨단 패키지는 SoIC⋅InFO⋅CoWoS 등 TSMC가 제공하는 2.5D 및 3D 패키지 기술을 뜻한다. 다이와 다이를 직접 연결(3D)하거나, 실리콘 인터포저를 이용해 병렬 연결(2.5D)함으로써 다이 간에 최대한 높은 대역폭을 확보할 수 있다.AP6는 TSMC의 다섯번째 첨단 패키지 전용 공장이다. 그러나 기존 AP1(신주)⋅AP2(타이난)⋅AP3(롱탄)⋅AP4(타이중) 등 4개 공장을 모두 합친것 보다 1.3배 면
AMD는 오는 24일부터 대만 타이페이에서 열리는 컴퓨텍스 2022(Computex 2022)에서 새로운 고성능 컴퓨팅(High Performance Computing, HPC) 솔루션을 대거 발표한다.AMD CEO 리사 수(Lisa Su) 박사는 온라인으로 진행된 기조연설에서 신규 "젠 4(Zen 4)" 아키텍처를 기반으로 설계된 AMD 라이젠™ 7000 시리즈(AMD Ryzen™ 7000 Series) 데스크톱 프로세서를 2022년 가을 출시할 예정이라고 밝혔다. 또 현재까지 70개의 울트라 씬, 게이밍 및 상업용 노트북에 AM
TSMC의 실적 성장세가 내년 둔화할 것이란 예측이 나왔다. 18일 일본 투자은행 다이와(Daiwa)는 TSMC의 내년 매출에 관한 보고서를 내고, TSMC가 내년 재고 조정에 나서면서 연간 이익이 10% 감소할 것으로 예상했다. 동시에 TSMC의 주가 예측치는 550위안에서 580위안으로 높였다. 보고서에 따르면 올해 글로벌 반도체 품귀 현상으로 각 파운드리 기업의 매출이 큰 폭으로 성장함에도 불구하고 경제 성장 둔화와 수요 감소로 인해 내년 TSMC의 매출 성장세가 둔화될 전망이다. 바꿔말하면 올해가 TSMC 실적 최고치 해가
상보성금속산화물반도체(CMOS) 이미지센서(CIS)는 센서 중에서도 가장 눈부신 발전을 해왔다. 10년 전 210만 화소, 고화질(HD)이 최대치였지만 최근에는 1억 화소가 넘는 이미지센서까지 나왔다. 이와 함께 발전해온 게 공정 기술이다. 최근에는 핀펫(FinFET) 기술까지 접목하려는 움직임이 보이고 있다. 핀펫까지 적용되는 이미지센서업계에 따르면 최근 삼성전자는 14나노 핀펫 공정 기반 이미지센서 개발에 착수했다. 지난해 ‘국제반도체소자학회(IEDM) 2019’에서 파운드리 사업부가 관련 연구 결과를 발표한 데 이어 시스템LS
‘세기의 경영자’로 추앙받기도, 인간 ‘중성자 폭탄’이라는 별칭도 얻었던 잭 웰치 전 제너럴 일렉트릭(GE) 회장 겸 최고경영자(CEO)가 향년 84세의 일기로 별세했다. GE는 지난 2일(현지시간) 성명을 통해 잭 웰치 전 회장이 이날 타계했다는 안까타운 소식을 발표하며 애도했다. 웰치 전 회장은 지난 1935년 11월 미 매사추세츠에서 태어났다. 부친은 철도기관사였다. 메사추세츠 에머스트 대학에서 화학공학을 전공하고, 1960년 일리노이대학에서 박사학위를 취득했다.그는 1960년 화학 엔지니어로 GE에 첫발을 들인 뒤 1972년
SK하이닉스(대표 이석희)는 지난해 매출 26조9907억원, 영업이익 2조7127억원을 달성했다고 31일 밝혔다.글로벌 무역 갈등 등 시장 변동에 대응하기 위해 선제적으로 투자와 생산량을 조정했지만, 수요 둔화와 가격 하락이 이어지면서 타격을 입었다. 작년 매출 및 영업이익은 전년도 매출(40조4051억원) 및 영업이익(20조8438억원)에 비해 각각 33%, 87% 감소했다.하지만 재고를 덜어낸 데이터센터 업체와 5G 스마트폰 출하량 확대로 시장에 하반기부터 다시 훈풍이 불기 시작했다. SK하이닉스는 4분기 달러화 약세에도 불구하
반도체 업계가 반도체에 구멍을 뚫기 시작했다. 삼성전자는 굴뚝(Chimney)을 뚫어 ‘아이스 시스템인패키지(ICE-SiP)’를 만들었고, 인텔의 차세대 패키지 기술 중 하나인 ‘옴니다이렉셔널인터커넥트(ODI)’ 또한 반도체에 구멍을 뚫었다.트랜지스터 만들기도 부족한 공간에 굳이 구멍을 뚫는 이유는 무엇일까. 왜 반도체에 구멍을 뚫을까결론부터 말하자면 업계가 구멍을 뚫는 이유는 두 가지다. 전력을 전달하거나 열을 빠져나가게 하기 위해서다.삼성전자의 ‘침니’와 인텔의 ODI에는 공통점이 있다. 반도체 다이(die)가 됐건, 패키지가
지난해까지 서버 중앙처리장치(CPU) 시장의 범접할 수 없는 1위는 여전히 인텔이었다. 2017년 AMD가 ‘에픽(EPYC)’ 프로세서로 시장에 재진입했지만 인텔의 점유율은 끄떡도 하지 않았다.올해는 다르다. AMD는 2세대 에픽 프로세서(코드명 로마) 출시 발표와 함께 이미 이 제품을 구글·트위터가 채택했다고 밝혔다. 서버 제조사도 AMD의 CPU로 제품군을 늘릴 계획이라고 설명했다. 전과는 다른 자신감을 내비친 셈이다.인텔도 긴장하고 있다. 지금까지 이 시장을 이끌어온 인텔 입장에서는 점유율을 5%만 잃어도 타격이 크다. AMD
4차 산업혁명 시대, 비메모리 반도체 산업의 최대 수혜 업종은 어디일까. 그동안 반도체 업계는 외주 생산(Foundry) 업체라고 믿었다.이미 비메모리 반도체 산업은 설계 업체(Fabless)와 파운드리, 후공정 및 테스트(OSAT)로 분업화됐다. 팹리스는 자체 설계한 반도체에 대해서만 수익을 얻지만, 파운드리는 여러 팹리스에서 일감을 받아 수익을 올린다.그러나 이 같은 믿음에 균열이 발생하고 있다. 파운드리 업계는 갈수록 떨어지는 투자자본수익률(ROI)에 난감한 표정을 짓고 있다. 최고의 무기였던 첨단 공정도 혁신의 속도가 예전만
그동안 한정된 공간에 반도체를 수직으로 쌓아 올리는 데 필요한 대표 기술은 실리콘관통전극(TSV)이었다. D램 다이(die)를 층층이 쌓아 메모리 대역폭과 용량을 늘린 고대역폭메모리(HBM)에도 TSV가 쓰였다.하지만 TSV 기반 3D 적층 기술로 성능을 높이는 데도 한계가 있다. 이에 모놀리식 3D 등 차세대 적층 기술 연구개발(R&D)이 본격화되고 있다. 현 3D 적층 기술의 한계가장 최근 상용화된 3D 적층 기술은 TSV다. HBM과 3D 상보성금속산화물반도체(CMOS) 이미지센서(CIS)가 이 TSV 기술을 활용해 만들어진다
인텔이 패널레벨패키지(PLP)를 준비하고 있다. 다양한 공정에서 생산된 여러 반도체 다이(die)를 한 번에 후공정(Packaging)하는 게 목표다. 이를 위해 차세대 반도체 인터커넥트 기술도 개발한다. 반도체 다이(die)를 서로 더 가깝게 붙이거나 적층해 두 칩간의 대역폭을 넓히는 데 초점을 뒀다. 인텔, PLP 연구 본격화… 목표는 이기종 통합 시스템인패키지(SiP)업계에 따르면 최근 인텔은 PLP에 활용할 패널 크기를 정하고 이를 장비 협력사들에게 통보했다. PLP 자체와 함께 PLP를 자사의 인터커넥트 기술과 접목하는 것
스마트폰과 웨어러블 기기 등의 경박단소화로 인해 반도체 다이를 아예 인쇄회로기판(PCB) 내에 실장하는 내장...
반도체 업계에서 근 10년래 패키지가 이렇게 주목받은 적이 없었다. 같은 면적에 다양한 기능을 배치해야 하는...
최근 반도체 업계에서 가장 많은 관심을 모으는 분야는 패키지입니다. 애플이 'InFO'라는 것...
“정체된 인쇄회로기판(PCB) 산업, 자동차⋅특수 시장에서 답 찾자.” 가파르게 성장하던 스마트폰 시장이 정...
삼성전자가 대만 TSMC의 통합팬아웃(InFO) 기술에 대항할 반도체 패키지 기술을 삼성전기와 공동 개발한다...