2019년, 파운드리 전쟁이 시작됐다
2019년, 파운드리 전쟁이 시작됐다
  • 김주연 기자
  • 승인 2019.01.04 13:17
  • 댓글 0
이 기사를 공유합니다

삼성-TSMC 7나노, GF-TSMC-UMC-인텔 22나노 경쟁 돌입

올해 반도체 외주생산(Foundry) 업계의 전쟁이 시작됐다. 삼성전자와 TSMC는 극자외선(EUV) 기술이 적용된 7나노 공정에서 맞붙고, 글로벌파운드리와 인텔, TSMC, UMC는 22나노 공정에서 전투를 치른다. 승자는 누가 될까.
 

불붙은 신(新) 공정 전쟁… TSMC vs 삼성

올해 초 TSMC와 삼성전자는 EUV 기술이 적용된 7나노 공정을 양산체제로 전환한다. 일단 승기를 잡은 건 TSMC다. 지난해 기존 심자외선(DUV) 기술로 7나노 양산을 시작하면서 50건 이상의 제품을 테이프아웃(tape-out, 양산 직전의 상태)했고, 올해는 100건 이상의 테이프아웃을 기대하고 있다.

EUV가 적용된 TSMC의 7나노 공정 명칭은 7FF+(FinFET Plus)다. 7FF+에서 EUV로 만들어지는 층(Layer)은 총 4개. DUV 노광 기술로 멀티 패터닝을 하기엔 비용이 높아지는 레이어들로, 핵심적이지는 않다.

핵심 레이어는 이미 시장에서 검증된 DUV를 활용한다. 가장 밑 단의 금속 배선층(M0) 등 핵심 층 소재를 바꾸는 바람에 양산이 지연되고 있는 인텔과는 다른 방향이다.

TSMC의 7FF+ 공정은 1세대 7FF 공정 대비 전력소모량은 10%, 면적은 17% 줄일 수 있다. 아직 성능 개선 정도는 밝혀지지 않았지만, 10FF+에서 7FF로 갔을 때의 전력소모량·성능·면적(PPA) 개선 정도만은 못할 것으로 예측된다.

 

▲TSMC 공정 비교./업계 취합
▲TSMC 공정 비교./업계 취합

삼성전자의 7나노 EUV 공정 명칭은 ‘7LPP(Low Power Plus)’다. 관련 소재·장비 개발이 늦어지면서 지난해 초까지만 해도 계획대로 연내 생산할 수 있을지에 대해 내외부 의견이 나뉘었는데, 아직 상용화되지 않은 EUV용 마스크 계측·검사(MI) 장비를 직접 개발하는 등 투자를 집중하면서 일정을 맞췄다.

EUV를 전체 층에 적용할지 TSMC와 마찬가지로 전체 레이어 중 4개에만 활용할지를 검토하다 일부만 하기로 결정했다. 삼성전자의 7LPP는 10나노 1세대(10LPE) 공정보다 면적은 40%, 전력 소모량은 절반으로 줄일 수 있고 성능은 20% 높아진다.

업계 관계자는 “EUV를 전면 적용하지 않는 만큼 생산에만 넉달이 걸린다”며 “크리티컬한 레이어에 적용하는 만큼 수율과 신뢰성 확보에 심혈을 기울이고 있다”고 설명했다.

삼성의 7LPP 공정은 TSMC의 7FF 공정보다 집적화에 불리하다. 삼성의 7나노 LPP 공정은 1㎟ 면적에 트랜지스터 9530만개를 구현하지만, TSMC의 7FF 공정은 같은 면적에 9649만개의 트랜지스터를 구현할 수 있다. 다만 집적도는 삼성전자 파운드리의 강점인 저전력으로 상쇄할 수 있다.

 

▲
▲각 사의 첨단 공정 비교. 인텔의 10나노는 타사의 7나노와 비슷한 성능을 낸다./ICKnowledge

7나노처럼 최신 공정에 대한 수요는 한정적이다. 인건비와 설계자산(IP) 라이선스 비용만 1억5000달러(약 1119억원)를 상회하는데다 굳이 최신 공정을 쓰지 않아도 되는 반도체도 많다.

지난해 최신 공정 수요의 한 축이 됐던 암호화폐 채굴용 SoC 시장은 한풀 꺾였고, 애플리케이션프로세서(AP)와 인공지능(AI)용 시스템온칩(SoC), 중앙처리장치(CPU), 그래픽처리장치(GPU) 정도만 남았다.

시장조사업체 IBS에 따르면 올해 7나노 파운드리 시장은 98억달러(약 11조319억원) 규모로 지난해 49억8000만달러(약 5조6060억원)보다 2배 가량 커질 전망이다.

반도체설계자동화(EDA) 업계 관계자는 “삼성전자와 TSMC가 비슷한 시점에 EUV 기술이 적용된 7나노 양산을 시작하는 만큼 둘 중 누가 주 공급사가 되느냐를 두고 치열한 물밑 작전이 펼쳐지고 있다”며 “시장 분위기는 아직 TSMC가 우세하다”고 설명했다.

 

가성비 갑 22나노 열풍

최신 공정은 7나노까지 발전했지만 10여년간 파운드리 업계의 주 노드는 28나노였다. 핀펫 기술로 넘어가면 비용이 2배 이상 뛰기 때문이다. 특히 아날로그 반도체, 혼성신호 반도체, 무선통신(RF) 반도체 등은 최신 공정에서 성능을 높이기 어렵다.

차세대 주 노드로 부각된 건 22나노다. 아직 28나노 파운드리 시장의 10%에 불과하지만 자동차, 사물인터넷(IoT), 무선통신처럼 최첨단 노드는 아니더라도 저렴한 가격에 성능과 전력소모량을 모두 잡아야하는 반도체에서 수요가 커지고 있다. 설계비용은 7000만달러(790억원) 정도로, 28나노(5000만달러)와 14/16나노(1억달러)의 중간 정도다.

글로벌파운드리, TSMC, UMC는 물론 인텔까지 22나노 파운드리 시장에 뛰어들었다.

각 업체의 22나노 전략은 서로 다르다. TSMC와 UMC는 22나노 평면형 벌크 상보성금속산화물반도체(CMOS) 공정을, 글로벌파운드리는 완전공핍형 실리콘온인슐레이터(FD-SOI) 공정을, 인텔은 저전력 핀펫 공정을 개발하고 있다. 삼성은 22나노 대신 18나노 FD-SOI를 택했다.

벌크 CMOS 공정은 전류 누출만 잡으면 클럭 주파수를 높이는 데 유리하다. 28나노와 마찬가지로 하이케이메탈게이트(HKMG)와 구리 인터커넥트, 저유전율(Low-K) 소재가 쓰인다. 기존 28나노 생산 라인을 활용할 수 있어 가격은 제일 저렴하다.

TSMC는 22나노 CMOS 공정으로 초저누설(ULL)과 초저전력(ULP)을 내세웠다. 올해 4월부터 양산 제품이 나온다. 노어(NOR) 플래시 대신 내장형(embedded) M램, R램 등을  지원한다. 전용 물리(Physical) 설계자산(IP)은 Arm이 개발했다. UMC는 내년 양산 체제에 진입한다.

 

▲벌크 CMOS 공정과 FD-SOI 공정 비교./ST마이크로

FD-SOI 공정은 실리콘 웨이퍼보다 3~4배 비싼 특수 웨이퍼를 활용한다. 트랜지스터의 게이트를 분극화해 임계전압을 조절, 전력소모량을 최적화하는  바디 바이어싱(Body biasing) 옵션이 기본으로 추가된다.

전체 팹 비용은 벌크 CMOS 공정보다 5% 정도 비싸지만, 전력 소모량은 30~50% 낮다. IP 생태계가 CMOS처럼 넓지 않은 게 가장 큰 흠이다.

글로벌파운드리의 22나노 FD-SOI 공정은 28나노 FD-SOI의 축소 버전으로, 범용 시장보다는 특수 반도체 시장을 겨냥하고 있다. 양산을 시작한 건 지난 2017년으로, 여러 기능이 추가되고 있다. 최근에는 6㎓ 이하(Sub-6㎓) RF와 밀리미터파(mmWAVE) 등 5G RF 옵션도 추가했다.

업계 관계자는 “틈새시장으로 여겨지던 22나노가 주류인 28나노의 자리를 꿰차면서 파운드리 업체들도 22나노로 공정을 전환하고 있다”며 “각 사의 장단점이 모두 달라 IP 생태계를 마련하는 게 시급하다”고 설명했다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.