자일링스, 3세대 FPGA '버텍스 울트라스케일+' 공급 개시
자일링스, 3세대 FPGA '버텍스 울트라스케일+' 공급 개시
  • 김주연 기자
  • 승인 2020.10.13 15:52
  • 댓글 0
이 기사를 공유합니다

16나노 기반으로 900만개 로직 셀, 320억 개 트랜지스터 담아
자일링스는 3세대 프로그래머블반도체(FPGA) '버텍스 울트라스케일+ VU19P'의 출하를 시작했다./자일링스

자일링스는 3세대 프로그래머블반도체(FPGA) '버텍스 울트라스케일+ VU19P'의 출하를 시작했다고 13일 밝혔다.

이 회사는 약 10년 전 28나노 버텍스-7 2000T FPGA와 비바도(Vivado) 디자인 수트(Design Suite)를 출시, 에뮬레이션급 디바이스와 툴을 선도해왔다. 7V2000T FPGA는 당시 시장에 공급되던 다른 FPGA 대비 로직 용량이 두 배 이상이었다.

이후 자일링스는 20나노 버텍스 울트라스케일 VU440 FPGA를 선보였고, 3세대 FPGA인 16나노 버텍스 울트라스케일+ VU19P를 선보였다.

VU19P FPGA는 900만개의 시스템 로직 셀과 320억 개의 트랜지스터, 2000개 이상의 입출력(I/O)과 최대 80개의 직렬 트랜시버를 비롯해 4.5Tb/s의 총 대역폭 처리 능력과 최대 1.5Tb/s의 DDR4 메모리 대역폭 등의 사양을 갖추고 있다.

VU19P FPGA는 전용반도체(ASIC), 인공지능(AI) 하드웨어 개발 고객들이 더 적은 수의 부품을 이용해 더 큰 규모의 설계 상태를 에뮬레이션하고 저장할 수 있도록 해준다. 또 2000개가 넘는 I/O가 제공되기 때문에 많은 FPGA를 상호 연결, 중간 규모에서 대규모 구축까지 확장이 가능한 에뮬레이션 시스템을 구현할 수 있다.

이와 함께 자일링스는 에뮬레이션급 디자인과 디바이스를 위해 업계 선도적인 디자인 툴 및 IP와 디자인 플로우 개발에 10년 이상 투자해 왔다. 자일링스의 비바도 디자인 수트와 툴은 자동화된 디자인 클로저 지원 및 상호작용이 가능한 설계 조정, 원격 다중 사용자 실시간 디버깅 등과 같이 고객들이 시장 출시시간을 단축할 수 있는 기능들을 포함하고 있다.

고성능 울트라스케일 아키텍처는 더 큰 규모의 타깃 디자인에 대한 정확한 시스템 모델링 및 신속한 검증을 수행할 수 있다. VU19P FPGA를 사용해 IP에서 회로 내 주변장치까지 확장 및 디버그는 물론, 실질적인 검증이 가능하며, 개발자는 비바도 디자인 수트와 툴을 통해 개발 중인 디바이스를 제조하기 몇 년 전부터 VU19P 기반 프로토타이핑 환경에서 맞춤형 기능을 구현하고, 소프트웨어 통합 및 테스트를 시작할 수 있다.

테스트 및 측정 시장은 대부분 최첨단 기술 및 프로토콜을 처리해야 한다. 모든 새로운 프로토콜이나 시스템이 시장에 출시되기 이전에, 시스템 공급업체들은 개발 중인 새로운 프로토콜과 시스템의 유효성을 검증할 수 있는 테스트 장비가 필요하다.

테스트 장비 공급업체들은 900만 개의 시스템 로직 셀을 갖추고 있는 VU19P FPGA를 이용해 고객들이 차세대 장비를 검증하는데 필요한 고도로 최적화된 프로토콜과 테스트 로직을 개발하고, 구축할 수 있다.

또 최대 80개의 트랜시버를 탑재한 VU19P FPGA는 최신 인터페이스 표준이 처음 출시될 때, 이를 지원하는 보다 높은 포트 밀도의 테스트 장비를 구현할 수 있다. 이외에도 우수한 열 방출을 제공하는 리드리스 패키지를 통해 냉각 설계를 용이하게 하고, 전력소비를 낮출 수 있다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.