SK하이닉스, 1y 나노 DDR4 D램 개발 완료… 내년 1분기 양산
SK하이닉스, 1y 나노 DDR4 D램 개발 완료… 내년 1분기 양산
  • 김주연 기자
  • 승인 2018.11.12 15:54
  • 댓글 0
이 기사를 공유합니다

생산성 20% 증가 및 전력 소모량 15% 이상 감소

SK하이닉스(대표이사 부회장 박성욱)는 2세대 10나노급(1y) 미세공정을 적용한 8Gb(기가비트) DDR4 D램을 개발했다고 12일 밝혔다. 양산은 내년 1분기다.

1y 나노 D램은 1세대(1x나노) D램 대비 생산성이 20% 향상됐고, 전력 소모량은 15% 이상 줄었다. 데이터 전송 속도 또한 DDR4 규격이 지원하는 최고 속도인 3200Mbps까지 안정적으로 구현할 수 있다.

 

▲SK하이닉스가 개발한 1y나노급 DDR4 D램./SK하이닉스
▲SK하이닉스가 개발한 1y나노급 DDR4 D램./SK하이닉스

SK하이닉스는 데이터 전송 속도를 높이기 위해 ‘4상(Phase) 클록킹(Clocking)’ 설계 기술을 적용했다. 1x 나노 D램부터 2등분해 인식했던 동작 주기(Clock)를 4등분해 동적 마진을 확보, 데이터 전송 시 주고 받는 신호를 기존의 2배로 늘렸다.

고속도로 톨게이트의 요금 정산소를 1개에서 2개로, 2개에서 4개로 늘려 차량 통행을 원활하게 하는 것과 같은 개념이다.

전력 소모량을 줄이고 데이터 오류발생 가능성을 낮추기 위해 ‘센스 앰프(Sense Amp) 제어 기술’도 도입했다.

D램은 셀(Cell) 내부 전하가 일정량 이상 있을때는 1로, 일정량 미만 있으면 0으로 인식한다. 공정이 미세화될수록 셀이 좁고 길어져 전하의 용량을 잘못 측정해 오류가 발생할 가능성이 높아진다.

‘센스 앰프’는 셀 내부의 전하량을 감지, 증폭해 외부로 전달하는 역할을 한다. SK하이닉스는 트랜지스터의 구조를 개선, 센스 앰프의 성능을 강화해 오류 발생 가능성을 낮췄다.

또 데이터 증폭·전달 기능을 하는 회로에 저전력 내부 전원을 추가, 동작에 필요한 만큼의 전력만 공급하도록 해 불필요한 전력 사용을 방지했다.

SK하이닉스는 PC와 서버 시장을 시작으로 모바일을 비롯한 다양한 응용처에 걸쳐 1y 나노 D램 기술을 확대 적용할 계획이다.

김석 SK하이닉스 DRAM 마케팅 담당 상무는 “이번에 개발 완료된 2세대 10나노급 DDR4는 고객이 요구하는 성능과 용량을 모두 갖춘 제품으로, 내년 1분기부터 공급을 시작, 시장 수요에 적극 대응 할 것”이라고 말했다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.