지멘스, AI 가속기 개발 간소화를 위한 시스템온칩 설계 솔루션 ‘Catapult AI NN’ 발표

지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부 (http://www.siemens.com/eda)는 시스템 온 칩(SoC)에서 신경망 가속기의 상위수준합성(HLS) 솔루션인 캐터펄트 AI NN(Catapult™ AI NN)을 31일 발표했다.

Catapult AI NN은 AI 프레임워크상 신경망 기술에서 시작해 C++로 변환하고 이를 반도체칩 설계의 프로그램 언어인 베릴로그(Verilog) 또는 VHDL의 RTL(register transfer level) 가속기로 합성해 칩에서 최적화된 하드웨어 설계를 변환 및 구현할 수 있도록 지원하는 솔루션이다.

Catapult AI NN은 머신 러닝 하드웨어 가속을 위한 오픈 소스 패키지인 hls4ml과 상위수준합성(HLS)을 위한 Siemens의 Catapult™ HLS 소프트웨어를 결합시켰다. Catapult AI NN은 미국 에너지부 산하 페르미연구소(Fermilab) 및 기타 hls4ml의 주요 파트너들과 긴밀히 협력해 개발됐다. 

AI가 확산되면서 전력 소비를 최소화하고 비용을 절감하며 최종 제품의 차별화를 극대화하기 위한 '적절한 크기의' 하드웨어에 대한 요구가 빠르게 증가하고 있다. 그러나 대다수 머신 러닝 전문가들은 합성 가능한 C++, Verilog 또는 VHDL보다는 텐서플로우(TensorFlow), 파이토치(PyTorch), 케라스(Keras)와 같은 반도체칩 설계 프로그램 언어 도구로 작업하는 것이 더 익숙하다. AI 전문가가 적절한 크기의 ASIC 또는 SoC 구현으로 머신 러닝 애플리케이션을 가속화할 수 있는 간편한 방법이 지금까지 드물었다.

머신 러닝 하드웨어 가속을 위한 오픈 소스 패키지인 hls4ml를 사용하면 텐서플로우와 파이토치, 케라스 등과 같은 AI 프레임워크에 기술된 신경망에서 C++를 생성해 이런 간극을 매울 수 있다. 그런 다음 C++를 FPGA, ASIC 또는 SoC 구현을 위해 배포할 수 있다.

Catapult AI NN은 hls4ml의 기능을 ASIC 및 SoC 설계로 확장한다. 여기에는 ASIC 설계에 맞게 조정된 특별한 C++ 머신 러닝 함수의 전용 라이브러리가 포함돼 있다. 설계자는 이러한 함수를 사용해 C++ 코드로 구현하는 과정에서 지연 시간 및 리소스 절충을 통해 PPA를 최적화할 수 있다. 또 설계자는 다양한 신경망 설계의 영향을 평가하고 하드웨어에 가장 적합한 신경망 구조를 결정할 수 있다.

Catapult AI NN에 대한 자세한 내용은 https://eda.sw.siemens.com/en-US/ic/catapult-high-level-synthesis/ 에서 확인할 수 있다.