100G+ 이더넷, 실리콘랩스 솔루션으로 구현
100G+ 이더넷, 실리콘랩스 솔루션으로 구현
  • 김주연 기자
  • 승인 2018.06.26 18:04
  • 댓글 0
이 기사를 공유합니다

56G PAM4 SerDes용 타이밍 제품군 출시

데이터 전송 대역폭이 큰 100G 이상 이더넷(ethernet) 및 광 네트워크에 대한 수요가 커지고 있다. 


이를 구현하기 위해 반도체 업계에서 기존 인프라 대역폭을 두 배로 넓힐 수 있는 펄스진폭변조 4레벨(PAM4) 병렬-직렬 송신회로(SerDes) 기술을 도입하고 있다.


실리콘랩스(지사장 백운달)는 56G·112G PAM4 SerDes 구현에 적합한 반도체 제품군을 출시했다고 26일 밝혔다.


▲실리콘랩스는 56G·112G PAM4 SerDes 구현에 적합한 반도체 제품군을 출시했다./실리콘랩스


이번에 회사가 선보인 제품은 클럭 발생기, 지터 감쇠 클럭, 전압 제어 크리스탈 오실레이터(voltage-controlled crystal oscillator), 크리스탈 오실레이터(XO) 등이다. 100G 이더넷부터 200G, 400G, 600G 이더넷 시스템까지 적용 가능하다.


56G PAM4 SerDes 기술을 구현하려면 클럭(Clock)의 실효출력(RMS) 값이 평균 100펨토초(fs) 이하여야한다고 권장한다. 단일 소자뿐 아니라 중앙처리장치(CPU), 시스템까지 포함한 수치다. 


실리콘랩스가 출시한 클럭 발생기 ‘Si5391’는 100fs 미만 위상 지터 규격을 준수하고, 새롭게 떠오르고 있는 112G SerDes 설계 요건까지 충족한다.


▲실리콘랩스가 선보인 56G·112G PAM4 SerDes 구현용 반도체 제품군./실리콘랩스, KIPOST 정리


제임스 윌슨(James Wilson) 실리콘랩스 선임 마케팅 디렉터는 “이번에 새롭게 선보인 제품으로 업계에서 가장 방대한 규모의 타이밍 제품군을 갖추게 됐다”며 “고객이 설계하는 시스템이 동기식이든 아니든, 어떤 요구도 충족할 수 있는 최적의 솔루션”이라고 말했다.



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.