고성능컴퓨팅(HPC)·자율주행 등 턴키 솔루션 제공

삼성전자가 내년 7나노(㎚) 양산을 시작한다. 시장 선점에는 실패했지만 고성능컴퓨팅(HPC)·자율주행 등 고부가 통합 솔루션으로 판을 뒤집겠다는 전략이다. 3나노 공정 개발 목표도 2020년으로 앞당겼다.


▲22일(현지 시각) 열린 ‘삼성 파운드리 포럼 2018(Samsung Foundry Forum 2018) USA’에서 정은승 삼성전자 파운드리 사업부장(사장)이 발표하고 있다./삼성전자


삼성전자(대표 김기남·김현석·고동진)는 22일(현지 시각) 미국 산타클라라(Santa Clara)에서 개최한 ‘삼성 파운드리 포럼 2018(Samsung Foundry Forum 2018) USA’에서 올해 하반기 극자외선(EUV) 노광 기술이 처음 도입되는 2세대 7나노 핀펫(FinFET) 공정 ‘7LLP(7㎚ Low Power Plus)’ 시생산을 시작한다고 밝혔다. 내년 상반기까지 핵심 공정·설계자산(IP)을 구축, 양산할 계획이다. 


특히 인공지능(AI) 등 HPC 시장을 겨냥해 7나노 공정과 2.5D, 3D 이기종 후공정(Packaging), 100Gbps 병렬-직렬송신회로(SerDes) 등 관련 IP까지 한데 묶어 플랫폼 솔루션으로 제공한다. 


저전력 마이크로제어유닛(MCU)부터 5세대(5G) 이동통신 및 대차량(V2X) 통신 기반 자율주행 시스템에도 적용할 수 있는 커넥티드 솔루션도 마련했다. 내장형 자기저항메모리(eMRAM) 및 무선통신(RF)도 18·28나노 완전 공핍형 실리콘-온-인슐레이터(FD-SOI) 공정까지 확대 지원한다. 


첨단 공정 개발 목표도 상향됐다. 


1세대 5나노 핀펫 공정 ‘5LPE(5㎚ Low Power Early)’는 7나노 공정에 ‘스마트 스케일링(Smart Scaling)’ 기술을 적용해 도입한다. 작년까지 로드맵에 포함돼있었던 6나노 공정은 사라졌다.


1·2세대 4나노 핀펫 공정 ‘4LPE·LPP’는 5나노에서 ‘이지 마이그레이션(Easy migration)’을 지원, 제공할 계획이다. 7나노 기반으로 5나노, 4나노까지 가능하다는 얘기다.


당초 4나노 공정에 도입할 예정이었던 게이트올어라운드(Gate All Around) 구조는 3나노에 적용하기로 했다. 2020년 개발 목표로, 경쟁사인 TSMC의 양산 목표 시점인 2022년보다 2년 빠르다. 


GAA 구조는 게이트의 모든 면이 채널과 접한다. 게이트는 전자의 이동을 조절하는 일종의 문으로, 게이트와 채널 간의 접점이 클수록 내부에 흐르는 전류를 세밀하게 제어할 수 있고 전력 소모량도 줄일 수 있다. 핀펫 구조에서는 게이트의 3면이 채널과 닿아 있었다.


▲트랜지스터의 구조 변화. 2D 트랜지스터(왼쪽)는 게이트와 채널(회색)이 한 면에서만 만났지만 핀펫 구조에서는 게이트 3면이 채널과 만난다. GAA 구조는 모든 면이 채널과 닿아있다./ScienceDirect


게이트와 채널 간의 접점이 클수록 내부에 흐르는 전류를 세밀하게 제어할 수 있고 전력 소모량도 줄일 수 있다. 핀펫 구조에서는 게이트의 3면이 채널과 닿아 있었다.


삼성전자는 IBM, 글로벌파운드리(GF)와 함께 나노 시트를 활용한 GAAFET을 연구개발(R&D)한 바 있다.


한편 이날 행사에는 고객사인 반도체 설계(팹리스) 업체 및 파트너사, 애널리스트 등 약 500명이 참석했다. ‘삼성 파운드리 포럼 2018’은 6월 중국 상하이, 7월 한국 서울, 9월 일본 도쿄, 10월 독일 뮌헨으로 이어질 예정이다.


배영창 삼성전자 파운드리 사업부 전략마케팅팀장(부사장)은 “지난 1년 간 EUV 공정을 적용한 포트폴리오를 강화하는데 주력해왔다”며 “향후 GAA 구조를 적용, 기술 리더십을 선도, 새로운 시대를 열어갈 것”이라고 말했다.


저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지