삼성, HW·SW 동시 개발·검증 플랫폼 마련… 계측 방법도 복잡해져

고층 빌딩을 세울 때 설계 후 시뮬레이션을 거치지 않으면 어떻게 될까. 벽돌을 쌓은 뒤 탄탄하게 다져져있는지 확인해보지 않는다면?

 

▲KLA텐코의 검사장비가 반도체 웨이퍼를 살펴보고 있다./KLA텐코

 

반도체를 설계하고 만들 때도 건물을 지을때와 똑같은 과정을 거친다. 

 

설계 후 ‘검증(Verification)’으로 제품이 제대로 작동하는지를 살펴보고, 제조 공정에서 ‘계측·검사(MI)’로 불량 제품이 있는지를 확인한다.

 

이전까지 이 두 과정은 다른 공정에 비해 상대적으로 중요성이 떨어졌지만 반도체에 들어가는 기능이 늘어나고, 제조 공정이 복잡해지면서 이제는 필수가 됐다. 

 

하루에도 열 두번씩 사양(Spec)이 바뀌고, 개발·출시 주기도 짧아지는 상황에서 이 둘을 철저히 수행하기란 쉽지 않다. 반도체 업계에서는 이를 어떻게 해결했을까?

 

 

복잡해지는 반도체 설계, 개발 주기를 줄여라

 

 

반도체 설계는 크게 초기 설계(design)→RTL(Register Transfer Level) 검증→소프트웨어 개발 및 검증→백엔드 설계 및 검증→테이프 아웃(tape out·제조 직전) 순으로 진행된다. 

 

검증 단계에서 하드웨어나 소프트웨어를 수정하려면 다시 처음으로 돌아가서 이 과정을 반복해야한다. 

 

문제는 납기가 정해진 상황에서 설계 기간이 늘어나다보니 제품을 검증할 수 있는 시간이 줄어들었다는 점이다. 

 

삼성전자 또한 같은 고민을 했다. 

 

모바일 애플리케이션프로세서(AP) 같은 시스템온칩(SoC) 하나에는 400~500개의 설계자산(IP)이 적용된다. 디자인 단계에서는 각 IP를 기능별 블록(Block)에 적절히 배치하고, 이를 RTL 코드로 만든다. 

 

RTL 검증 단계에서는 시뮬레이션 소프트웨어(SW)를 활용하거나 프로그래머블반도체(FPGA)로 시제품을 만들어 진행했는데, 시뮬레이션은 시간이 오래 걸리고 FPGA는 기능이 한정적인데다 가격 부담도 컸다.

 

별도 개발한 소프트웨어를 통합한 뒤 예상치 못한 버그가 발생하거나 성능이 떨어져 초기 설계를 수정하는 것도 부지기수였다.

 

최선일 삼성전자 시스템LSI사업부 마스터는 지난달 30일 열린 ‘멘토 테크 포럼 2018’에서 “설계 변경이 잦아 제대로 검증조차 해보지 못하고 테이프아웃까지 넘어가는 사례가 많았다”며 “기존 검증 방법으로는 이 문제를 해결할 수 없었다”고 말했다.

 

이에 삼성은 서로 다른 형식의 IP를 모두 ‘IP-XACT’ 표준으로 변환, 형식을 통일해 하드웨어와 소프트웨어를 동시 개발·검증할 수 있는 ‘OS-ware 하이브리드 플랫폼(Hybrid platform)’을 구축했다.

 

▲검증 솔루션별 운영체제(OS) 부팅 시간./DVCon2018

 

검증 방법도 바꿨다. 

 

시뮬레이션을 고속화해주는 장비인 에뮬레이터를 도입, RTL 검증 기간을 줄이는 동시에 중앙처리장치(CPU)나 그래픽처리장치(GPU)를 가상화(Virtual prototyping)해 소프트웨어를 개발, 검증할 수 있도록 했다.

 

기존 시뮬레이션 기법으로 RTL 검증에서 운영체제(OS) 부팅까지 확인하려면 수년이 걸렸지만, 하이브리드 에뮬레이션은 54분이면 충분하다. 가상화 모드에서는 10분밖에 걸리지 않는다. 

 

최 마스터는 “반도체의 성능이 고도화될수록 하나의 검증 방법만으로는 적기에 제품을 개발하는 것은 물론, 신뢰성을 확보하기도 어렵다”며 “향후에는 기계학습(ML) 같은 인공지능(AI) 기술이 반도체 설계·검증에 필요할 것”이라고 말했다.

 

 

길어진 제조공정, 계측·검사도 하이브리드로 

 

 

회로 선폭이 좁아지고 3차원(3D) 핀펫(FinFET) 구조가 등장하면서 공정 단계가 수백단계로 늘어나자 계측(Metrology)과 검사(Inspection) 기술도 한 가지 방법이 아닌 여러 방법을 혼용하는 추세다.

 

반도체는 크게 트랜지스터, 접점(contact), 로컬 접점(local interconnect)으로 구성된다. 계측은 이 세 부분의 구조를 측정하거나 특성화하는 기술이다.

 

▲반도체는 크게 스위치 역할을 하는 트랜지스터(파란색)와 트랜지스터 사이를 수평으로 연결하는 접점(contact, 주황색), 여러 레이어를 수직으로 잇는 로컬 접점(local interconnect, 초록색)으로 나뉜다./어플라이드머티어리얼즈

 

28나노 이상의 반도체는 평면 구조고 크기도 크다. 반도체를 내려다 보면서 임계치수(CD)를 측정하는 전자 현미경(CD-SEM)과 필름 측정용 광학 계측 기술 엘립소메트리(ellipsometry), 레이어(layer) 등의 위치를 측정하는 오버레이 계측기 3가지만 있어도 충분했다.

 

하지만 접점과 로컬 접점이 칩 내부에 형성되는 3D 구조부터는 한계에 부딪혔다. 측정해야하는 부분도, 감안해야하는 변수도 증가했기 때문이다. 

 

현재 3D 반도체 생산라인에서 활용하는 계측기는 종류만 12개 정도다. 각각을 개별 장비로 진행하면, 더 작은 부분을 더 빠르게 살펴보기 어렵다. 업계가 두 가지 이상의 기능을 복합적으로 갖춘 하이브리드 계측기를 선호하는 이유다. 

 

SK하이닉스도 극자외선(EUV) 노광용 임계치수 계측 방법으로 광학(OCD)와 전자빔(E-beam)을 혼용하는 방안을 검토 중이다. 

 

정확도는 떨어지지만 처리량은 많은 OCD로 마스크 각 부분의 평균 CD 값을 측정하고, 문제가 있는 영역은 정확도가 높지만 처리 속도가 느린 전자빔으로 집중 분석하는 식이다.

 

장비 업계 관계자는 “임계치수 하나를 측정할 때도 CD-SEM, OCE, 전자빔 등을 활용할 수 있는데 각 방법마다 장단점이 명확해 어느 하나를 완전히 배제하기 어렵다”며 “제조 공정이 복잡해질수록 하이브리드 MI 기술을 채택할 수밖에 없는 상황”이라고 말했다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지