삼성전자가 공언한대로 세계 처음 10나노미터(nm) 반도체 생산에 돌입했다. 경쟁 업계보다 한발 앞서 로직(logic) 공정 외주생산(파운드리) 고객 추가 확보도 유리해졌다. 

 

 

 

photo

▲삼성전자 파운드리 라인. /삼성전자 제공

 

 

 

삼성전자(대표 권오현)는 10nm 핀펫(FinFET) 로직 파운드리 공정 양산에 돌입했다고 17일 밝혔다. 14nm와 같이 1세대 'LPE(Low Power Earty)' 공정을 우선 가동하고, 내년부터 업그레이드 된 2세대 'LPP(Low Power Plus)' 공정을 적용할 계획이다.  

이 공정에서 칩을 생산할 경우 14nm 대비 성능(처리속도)은 27% 개선되고, 소비전력은 40% 감소한다. 칩 생산량은 웨이퍼당 30% 증가한다고 회사측은 설명했다. 

초도물량은 자사 시스템LSI가 개발한 모바일 애플리케이션프로세서(AP)인 것으로 추정된다. 기존 14nm 고객사인 퀄컴, NXP, 엔비디아 등도 삼성 10nm 파운드리를 사용할 것으로 예상된다. 

윤종식 S.LSI사업부 파운드리사업팀장(부사장)은 "10나노 공정 디자인 설계 툴을 검증하고, 제품 레벨 디자인 키트, 설계자산(IP) 키트 등을 제공하고 있다"며 "10나노 공정을 장기간 활용할 계획"이라고 말했다.  

 

'물' 이용한 광원 컨트롤, EUV 도입 연기

삼성은 이번에도 회로를 그리는 핵심 장비에 극자외선(EUV) 기술을 쓰지 않고 기존 불화아르곤(ArF) 액침(이머전)  기술을 썼다. 반도체를 제조의 시작은 회로도를 사진 찍듯이 웨이퍼 위에 그리는 것이다. 이 때 오류가 없어야 이후 화학물질을 도포했을 때 전자가 제대로 흐른다. 이를 포토 공정이라고 칭하고, 노광(포토 스캐너) 장비를 사용한다.  

90nm 이하 반도체 공정에 도입된 ArF 이머전 장비는 193nm 파장 광원(光原)을 쓴다. 미세한 선폭을 구현하기 위해 빛이 물을 통과하도록 해 물리적으로 38nm까지 구현할 수 있도록 했다. EUV는 13.5nm 파장을 쓰는 장비로, 보다 미세 선폭을 그릴 수 있다.  

삼성은 이머전 장비 광원의 한계를 극복하기 위해 회로를 한번 그린 뒤 증착ㆍ식각(에칭) 공정을 거친 다음 또 다시 회로를 그리는 더블 패터닝, 트리플 패터닝 공정을 도입했다. 같은 공정을 여러 번 반복해야 하기 때문에 포토마스크만 약 50장이 소요 되고, 생산 시간(쓰루풋) 역시 길어진다. 패터닝이 한 번 더 추가되면 물을 컨트롤 하는 기술도 바뀌어야 한다.

그럼에도 EUV 대신 트리플 패터닝을 사용하는 이유는 수율 때문이다. EUV는 광원이 두 개로, 첫 광원이 발광 물질을 쏘면 외곽전자가 분리된다. 다른 레이저는 분리된 외곽전자 위치를 계산해 타격을 하는데, 이 때 나오는 빛을 집광판으로 모아 선폭을 그려준다. 레이저를 1초당 약 5만번 정확한 위치에 쬐어 줘야 하기 때문에 복잡한 계산식이 쓰인다.

수율에서 손해를 보더라도 공정 수와 쓰루풋을 개선하는 것과 수율을 확보하는 것 사이에서 최적의 비용 구조를 고려해 양산 장비를 택한다. 

삼성은 이미 ASML의 EUV 장비 'NXE3350B'를 한 대 들여놓고 양산 기술을 검증하고 있다. 빠르면 내년 중순 7nm EUV 공정 가동을 시작할 계획으로 알려졌다. ASML 관계자는 "EUV 장비는 세팅 중이고, 내년이면 실제로 양산 공정에 쓰일 수 있지 않을까 생각한다"고 말했다.  

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지