다이 둘로 쪼개고, 공정 노드별 SerDes IP 공유 등을 위한 다양한 서비스 제공

반도체 파운드리 공정이 미세화할수록 PPA(파워, 성능, 면적)의 향상을 가져온다는 기존 법칙은 10나노 이하 공정에서는 거의 들어맞지 않게 됐다. 

이에 따라 삼성 파운드리는 8나노 공정부터  공정과 설계를 함께 고려해 칩을 디자인하는 디자인-기술 최적화(DTCO) 패키지를 고객사에 제공하고 있다. 하지만 DTCO만으로는 고성능컴퓨팅(HPC) 등 칩 고객이 요구하는 성능을 달성하기 어렵다. 칩, 패키지, PCB, 보드 디자인을 모두 설계 첫단계부터 고려하는 시스템-기술 최적화(STCO)를 함께 제안하는 이유다.

박재홍 삼성전자 파운드리사업부 디자인서비스 개발실장(부사장)이 직접 소개한 STCO 도입 이유와 삼성 파운드리가 제공하는 STCO 관련 서비스를 정리했다.

삼성전자 반도체 3D 패키지. /삼성전자 제공 

 

다이 쪼개고, 로직-메모리 붙이고 

STCO가 중요해진 건 우선 HPC, 머신러닝, 데이터센터, 네트워크 전용 칩들의 성능이 높아지고 기능이 다양화되면서 다이 사이즈가 커졌기 때문이다. 

마스크 하나로 제작할 수 있는  최대 다이 사이즈는 650~700mm²다. 하지만 이들 고성능 칩들은 더욱 큰 다이사이즈를 요구하고 있다. 700mm² 이상 다이사이즈는 우선 현재 기술적으로 구현 불가능하다. 또 파운드리 입장에서는 다이사이즈가 커지면 수율을 높이기 어렵고 공정 단가도 올라간다는 단점이 있다.

그래서 고안해 낸 방법이 다이를 두 개로 쪼개 한 패키지로 묶는 방법이다. 박재홍 부사장은 “2개의 300mm² 다이로 개발하면 600mm² 다이보다 수율과 공정비용면에서 모두 이득”이라고 설명했다. 

STCO 도입의 또 다른 이유는 IP 포팅 문제다. 특정 공정에만 맞춰 써데스(SerDes, 직렬병렬 변환기 및 병렬직렬 변환기) IP를 개발하는 노력과 시간을 줄일 수 있다는 점이다. 하나의 공정노드에서 개발한 써데스 IP를 여러 노드에서 응용할 수 있다. 

셋째, HBM처럼 메모리와 로직 다이를 하나의 보드에 통합할 때 필요한 시스템 요구사항을 충족시킬 수 있다. HBM은 여러 칩이 적게는 500W, 많게는 1kW까지 파워를 소모하는 경우가 있어 이에 대한 대응을 할 수 있다.  

이 외에 칩 간 노이즈커플링, 큰 다이를 두 개로 쪼갤 때 작은 다이간 고속 커뮤니케이션 지원 등 다양한 요구사항이 있다. 하나의 시스템, 하나의 보드, 하나의 PCB에 많은 소자와 부품(컴포넌트)가 올라가면서 신호연결(interaction), 파워와 온도(써멀) 무결성(integrity) 등을 충족시켜야 하는 것도 과제다. 

반도체 시스템이 요구하는 다양한 과제들.

 

삼성 파운드리 STCO 구체적인 전략

칩이 개발된 후에 통합(인테그레이션) 문제가 발견되면 칩과 공정을 다시 설계해야 한다. 박재홍 부사장은 “초기 시스템 레벨에서 미리 시뮬레이션을 해보는 게 가장 중요하다”고 설명했다. 

삼성 파운드리는 파워 인테그리티, 써멀 인테그리티, 노이즈 커플링 등을 미리 분석할 수 있는 프로그램을 제공하고 있다. 

멀티 다이 인테그레이션(MDI)은 2.5D와 3D 패키지에 필요한 여러 다이간 라우팅, 멀티 다이 배치에 따라 달라지는 특성을 보여주는 물리적 검사(피지컬 베리피케이션), 전자적 검사(일렉티드 베리피케이션), 파워 및 시그널 인테그리션, 다이간 타이밍 분석, 써멀 분석 등 디자인 방법을 개발해 고객사에 제공한다.

삼성 파운드리가 제공하는 멀티 다이 인테그레이션(MDI) 솔루션. 

다이투다이(Die to Die) IP는 다이를 복수개로 쪼개 개발하는 경우나 하나의 써데스를 여러 공정에 적용하려고 할 경우 중요한 IP다. 삼성 파운드리 ‘HBB(High Bandwith Bridge)’는 스피드, 파워, 변의 단위길이당 대역폭(Bandwith) 등을 개발할 수 있도록 지원한다. 

삼성파운드리의 다이 투 다이 IP 'HBB' 지원사항.

삼성전자 파운드리사업부는 공정 미세화에 따른 기술 한계를 극복하기 위해 지난 2017년 분사한 이래 설계 인력을 보강해 현재 1200명 규모로 늘렸다. 또  디자인서비스파트너(DSP) 제도를 도입해 자사 파운드리 IP 설계 에코시스템을 계속 키워가고 있다. 

박 부사장은 “공정기술이 미세화 되고 면적이 점점 작아지면서 예전 파운드리 고객이 누리던 PPA 개선을 공정 기술만으로는 얻을 수 없다”며 “설계와 공정이 함께 디자인 최적화 돼야 한다”고 말했다. 그는 “이제 공정기술만으로는 사업을 할 수 없고 설계 인프라, IP, 디자인 방법론, 디자인 서비스까지 원스탑 비즈니스를 할 수 있어야 한다”고 덧붙였다.

 

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지