전공정에서 뒤졌지만 패키지·아키텍처·소프트웨어 등으로 상쇄 가능
가장 넘기 힘든 산은 IT업계의 인텔 의존도

PC 시대의 총아 인텔이 좀처럼 맥을 못추고 있다. 모바일 시장에서의 패배에 이어 공정 기술 개발 지연까지 겹치면서 ‘반도체 제왕’이라는 이미지 역시 빛이 바래고 있다. 

하지만 단지 공정 경쟁력만으로 인텔을 설명하기는 부족하다. 패키지, 아키텍처, 소프트웨어 등 잘 드러나지 않는 무기들이 있다. 이들을 지렛대 삼아 인텔은 10나노 공정이 밀렸을 때 기존 14나노로도 고객사들을 실망시키지 않는 성능의 제품들을 내놨다.

앞으론 어떨까.

 

전공정에선 밀린다

인텔은 최근 아키텍처 데이 2020 행사에서 10나노와 7나노 사이 간극을 메울 ‘10나노 슈퍼핀(SuperFin)’ 공정을 공개했다. 이 공정을 기반으로 만들어진 제품이 곧 출시되며, 연말에는 성능을 한 단계 높이고 특히 고성능에 최적화한 ‘인핸스드 슈퍼핀(Enhanced SuperFin)’ 공정이 나온다.

 

인텔의 10나노 슈퍼핀 공정에는 슈퍼 MIM 커패시터 기술이 적용된다./인텔

10나노 슈퍼핀 공정에는 ‘슈퍼 MIM(Metal-Insulator-Metal) 커패시터’ 기술과 박막 배리어(Barrier) 기술이 적용된다. 

슈퍼 MIM 커패시터는 과도 전류 현상과 공급 전압 강하 문제를 해결하기 위해 도입됐다. 반도체에 흐르는 전류가 순간적으로 커지면 내부 전원을 공급하는 레일(일종의 배선)에 무리가 가면서 과도 전류 현상이 나타난다. 

이를 막기 위해 일종의 필터 역할을 하는 디커플링 커패시터를 내부 전력 분배 네트워크(PDN)에 연결해야한다. 인텔은 서로 다른 고유전(High-K) 층을 옹스트롬 두께로 얇게 쌓아 초격자(Superlattice) 구조로 커패시터를 만들었다. 이를 통해 디커플링 밀도를 5배 높여 실질적 성능 향상을 실현했다. 

배리어는 두께를 줄여 비아(via) 저항을 30% 감소시켰다. 

이를 통해 ‘10나노 슈퍼핀 공정’은 기존 10나노 공정 대비 약 20% 정도 성능을 개선했다. 거의 한 세대에 달하는 성능 발전을 이뤄낸 셈이다. 보통 파운드리 업체들은 한 노드의 파생 공정 성능 개선 목표를 10~15%로 잡는다. 예를 들어 삼성전자의 2세대 10나노(10LPP) 공정은 1세대 공정(10LPE) 대비 성능을 약 10% 높였다.

물론 그럼에도 인텔이 타사에 비해 한 세대 뒤쳐진 건 사실이다. 인텔이 7나노를 양산할 2022년이면 삼성전자와 TSMC 등 파운드리 업체들은 3나노 양산을 시작한다. AMD는 이들의 3나노 공정을 택할 게 분명하다. 인텔의 7나노 공정을 이들의 3나노 공정과 비교하면 TSMC의 3나노 공정에는 확연히 밀리지만 삼성전자의 3나노 공정과는 비슷하다. 

 

인텔의 7나노 핀펫, 삼성전자의 3나노 GAA, TSMC의 3나노 핀펫 공정 비교./ICKnowledge
인텔의 7나노 핀펫, 삼성전자의 3나노 GAA, TSMC의 3나노 핀펫 공정 비교./ICKnowledge

 

이기종 통합, 후공정에선 인텔이 유리하다

하지만 인텔은 전공정만 하지 않는다. 인텔이 전공정만큼이나 집중하고 있는 기술 중 하나가 후공정이다.

반도체 기술 개발은 더이상 전공정을 중심으로 흘러가지 않는다. 전공정 개선만으로 무어의 법칙을 따르기 어려워지면서 반도체 업계는 후공정 기술 개발에 몰두하고 있다. 핵심 키워드는 서로 다른 공정에서 생산된 여러 반도체들을 하나의 패키지에 담는, 이기종 반도체다.

인텔도 그 중 하나다. 인텔의 패키지 기술은 연결과 통합, 이 두 단어로 압축된다. 이를 위해 개발된 기술이 임베디드 브릿지(EMIB)와 포베로스(Foveros)다.

 

인텔은 '연결'과 '통합'을 골자로 EMIB, 포베로스 등의 기술을 개발했다. 다음은 하이브리드 본딩이다./인텔

EMIB는 서로 다른 공정에서 만들어진 반도체 사이에 배치돼 두 반도체가 고밀도의 신호를 빠르게 주고받을 수 있게 해준다. 이전까지 반도체와 반도체는 보드에 그려진 회로로 신호를 송수신했기 때문에 신호 전달 거리가 길었지만, 보드를 거치지 않고 바로 다른 반도체로 신호가 넘어갈 수 있도록 그 사이에 일종의 다리를 놓은 것이라고 생각하면 된다. 

포베로스는 다이(Die)와 다이를 쌓는 3차원(3D) 적층 기술이다. 1㎟ 면적에 1000개 이상의 입출력(I/O)을 배치할 수 있게 해주는 이 기술은 TSV를 활용해 기판과 최상단 칩을 연결한다. EMIB와 포베로스를 결합하면 2.5D 반도체 패키지를 구성할 수 있다.

파운드리 업체들은 EMIB 대신 인터포저로 기판 안에 고속도로를 만들었다. 기판 역할을 하는 인터포저에 구리 배선을 심어 두 칩을 서로 연결하는 것이다. 하지만 인터포저는 실리콘인 EMIB에 비해 재료 및 공정 비용이 많이 든다. 지금까지 인터포저가 고대역폭메모리(HBM)와 그래픽처리장치(GPU) 등을 결합한 서버용 반도체에만 쓰이는 이유다.

눈여겨볼 건 그 다음이다.

TSMC는 지난해 SoIC(System on Integrated Chip) 기술을 발표했다. SoIC는 서로 다른 공정에서 만들어진 반도체 다이를 범프가 아닌 구리(Cu) 패드를 이용해 전기적으로 연결한다. 범프를 쓰지 않으니 칩 두께가 그만큼 줄어들고, 밀도도 1㎟당 1만개의 I/O를 배치할 수 있을 정도로 높다. 현재 반도체 설계자동화(EDA) 업계가 이 기술을 지원하기 위한 툴을 내놓고 있어 내년쯤 양산이 가능할 것으로 추측된다.

 

인텔은 하이브리드 본딩을 기반으로 차세대 고밀도 패키지 기술을 개발할 계획이다./인텔

TSMC의 SoIC에 대응, 인텔이 내세운 건 하이브리드 본딩이다. 포베로스가 웨이퍼와 다이 사이 마이크로 범프를 1㎟ 당 400~1600개 정도 만들어 배치한다면, 하이브리드 본딩은 범프를 1㎟ 면적에 1만개 이상 촘촘히 배치한다. 각 범프가 I/O 역할을 하니 TSMC의 SoIC와 성능 수준이 비슷해지는 셈이다. 이를 통해 전력 소모량과 저항을 줄이는 한편 칩 사이즈도 줄일 수 있게 된다고 인텔은 설명한다.

라문 나지세티(Ramune Nagisetty) 인텔 제품 및 공정 통합 수석 엔지니어는 “하이브리드 본딩을 포함한 미래 패키징 기술의 목표는 범프 간격을 10㎛ 이하로 줄이고, 밀도를 10배 가량 늘리는 것”이라며 “하이브리드 본딩은 2분기 테스트칩을 생산하는 데 성공했다”고 말했다.

두 기술의 수준은 비슷하지만 파급력은 TSMC보다 인텔이 크다.

TSMC는 파운드리다. 이기종 반도체를 통합할 수 있는 기술이 있다 해도, 이기종 반도체를 만들 능력은 없다. AMD는 팹리스다. CPU와 GPU를 만들긴 하지만, 이기종 반도체를 구성하는 모든 회로블록을 설계할 능력은 없다.

이기종 반도체 패키지는 어떤 반도체들을 어떻게 조합할지에 따라 열 관리, 전력 소모량에서 큰 차이가 난다. 이기종 반도체를 만들려면 각 회로블록을 설계하는 팹리스들과 개발 단계에서부터 긴밀하게 협력해야한다. 그나마 HBM은 협력해야할 업체가 메모리 업체와 프로세서 업체 둘 뿐이었지만, 통합하고자 하는 회로블록이 늘어나면 얘기는 달라진다.

반면 인텔은 서버 및 PC용 CPU부터 프로그래머블반도체(FPGA), 메모리, 올해 출시될 단일 GPU, 트랜시버, 통신용 어댑터 등 다양한 제품군을 가지고 있다. 이 회사는 공정 자체를 만들고자 하는 제품에 최적화하기 때문에 TSMC처럼 복잡다단한 과정을 거치지 않아도 된다. 그만큼 제품 개발이나 양산에 걸리는 시간이 줄어든다.

 

가장 넘기 힘든 산, 서버 시장에서 인텔의 아성

10나노 공정 개발이 수 차례 지연됐음에도 서버 업계에서 인텔의 지지율은 공고하다. 경쟁사인 AMD가 가격 대비 성능을 앞세워 서버용 CPU 시장에 다시 도전장을 내밀었고, IBM은 파워(Power) 아키텍처를 오픈소스로 전환했지만 현재 출시되는 서버의 약 90%에는 인텔의 CPU가 들어간다.

인텔이 서버 고객사들에게 약속했던 사양의 제품을 내놓는 데 성공한 것도 이같은 신뢰의 이유지만, 반대로 서버 업계가 전적으로 인텔에게 의존하고 있는 까닭도 있다.

서버 업계가 인텔에게 구매하는 제품은 CPU만이 아니다. 인텔은 CPU 장악력을 기반으로 이더넷(Ethernet), 옴니패스 패브릭(Omni-path Fabric), 실리콘포토닉스(Silicon Photonics) 등 인터커넥트 솔루션은 물론 메모리까지 사업을 확장해왔다. 데이터와 관련된 인텔 부품의 총 가용 시장(TAM)은 약 2000억달러(약 244조원)에 달한다.

 

그래픽 제공=인텔.=

모든 제품은 인텔의 핵심인 CPU에 최적화시킨다. 하드웨어는 물론 시스템과 소프트웨어 레벨에서도 최적화하기 때문에 서버 업체들 입장에서는 각 부품을 일일이 조달해 최적화를 하는 것보다 인텔의 솔루션을 그냥 가져다 쓰는 게 편리하다. 서버 업계의 인텔 의존도가 큰 건 이 때문이다.

이같은 체제가 수년이나 지속돼왔다. AMD가 아무리 첨단 공정을 쓰고 가격 대비 성능을 앞세운다 해도 인텔이 지금까지 쌓아온 노하우와 업계의 의존도를 무시하고 단숨에 인텔을 넘어서는 건 쉽지 않다. 여기에 AMD는 외주 제작을 맡기기 때문에 자체 생산하는 인텔보다 수익성이 떨어질 수밖에 없다. 가격 대비 성능을 앞세우는 것도 한계가 있다는 것이다.

AMD에게 점유율을 빼앗긴 PC용 CPU도 포기하지 않았다. 

 

향후 인텔의 PC용 CPU는 지금처럼 SoC나 CPU, GPU, IO 블럭 단위가 아닌 하나의 개별 설계자산(IP)을 융합해 출시된다.

인텔은 향후 PC용 CPU를 설계자산(IP) 단위로 설계해 출시할 계획이다. 이전까지 CPU 제품군이 코어, 스레드, 클럭 등으로 나뉘었다면 이제는 용처별로 기능을 최적화한 제품들이 출시된다. 

PC를 어떤 목적으로 쓸 지에 따라 사야하는 부품의 사양이 달라진다. 하지만 대부분의 소비자들은 코어나 스레드, 클럭 등의 차이를 자세히 알지 못한다. 인텔은 이같은 점을 겨냥했다. 업무·게임·크리에이터 등 쓰고자 하는 목적에 따라 IP 구성을 달리한다는 전략인데, 이렇게 되면 개발 기간도 줄어들고 버그가 발생할 확률도 감소한다.

AMD가 범용 CPU 제품군의 사양을 전반적으로 높인다면, 인텔은 적재적소에 맞는 제품을 만들어 공급하겠다는 전략을 취한 셈이다.

서버 업계 관계자는 “예전보다는 많이 나아졌지만, 운영체제(OS) 같은 소프트웨어나 부품 간 최적화 등에서 AMD가 인텔에 한참 밀리는 건 사실”이라며 “인텔이 10나노를 미뤘을 때도 서버 업계는 인텔을 기다렸지, AMD를 택할 생각을 하지 않았다”고 말했다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지