5나노 및 7나노 팹리스 고객사에게 제공

3차원(3D) 적층 패키지 기술 'X-Cube(eXtended-Cube)'./삼성전자

삼성전자(대표 김기남·김현석·고동진)는 업계 처음으로 7나노 극자외선(EUV) 공정에서 생산된 로직 반도체에 3차원(3D) 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트칩을 생산했다고 13일 밝혔다.

'X-Cube'는 전공정을 마쳐 다이(die)가 형성된 웨이퍼를 위로 얇게 적층해 하나의 패키지로 만드는 기술이다. 두 웨이퍼는 실리콘관통전극(TSV)으로 연결된다. 

로직 반도체는 보통 연산 블록(Logic block)과 캐시 메모리 역할을 하는 S램을 나란히 배치해 설계하는데, 'X-Cube' 기술은 연산 블록과 S램을 별도로 설계·생산해 쌓기 때문에 전체 칩 면적을 줄이면서도 S램 용량을 늘릴 수 있다. 

위·아래 칩의 데이터 통신 채널을 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도 극대화할 수 있다는 장점이 있다.

삼성전자는 이 기술이 슈퍼컴퓨터·인공지능·5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상했다.

삼성전자는 'X-Cube' 설계방법론(Design Methodology)과 설계툴(Design Flow)을 제공, 글로벌 고객사들이 이 기술을 적용한 5나노 및 7나노 공정 칩 개발을 시작할 수 있도록 지원한다. 

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 "EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다"며 "삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다"고 말했다.

한편 삼성전자는 16일부터 18일까지 온라인으로 진행되는 고성능 반도체 관련 연례 학술 행사 '핫 칩스(Hot Chips) 2020'에서 'X-Cube'의 기술 성과를 공개할 계획이다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지