"수율과 전량 폐기 관계 없어… 7나노 EUV 공정 이상 無"
아직 테이프아웃도 안돼… 백엔드 설계 지연 발목 잡아

최근 중화권 언론에서 삼성전자가 7나노 공정으로 생산한 퀄컴의 5세대(5G) 애플리케이션프로세서(AP)를 전량 폐기했다는 보도가 나왔다. 결론부터 말하자면 아직 퀄컴의 칩셋(Chipset)은 테이프아웃(Tape out⋅설계도 전달)도 되지 않았다. 폐기를 논할 단계가 아니라는 뜻이다. 

다만 예정보다 설계 완료 시점이 지연되면서 공정이 아닌 설계가 발목을 잡을 것이란 예측이 나온다.

 

수율 탓에 전량 폐기? 앞뒤 안 맞다

 

갤럭시S10에는 퀄컴과 삼성전자 시스템LSI 사업부가 AP와 모뎀을 넣었다. 삼성전자 시스템LSI 사업부의 엑시노스 AP는 삼성전자 파운드리의 7나노 EUV 공정에서 생산됐다./퀄컴
갤럭시S10에는 퀄컴과 삼성전자 시스템LSI 사업부가 AP와 모뎀을 넣었다. 삼성전자 시스템LSI 사업부의 엑시노스 AP는 삼성전자 파운드리의 7나노 EUV 공정에서 생산됐다./퀄컴

지난달 20일과 23일 대만 디지타임즈(Digitimes)는 퀄컴이 삼성전자 파운드리의 수율 문제로 ‘SDM7250(가칭)’의 출시가 늦어질 수 있다는 기사를 연달아 보도했다.

‘SDM7250’은 5G 모뎀과 AP를 결합한 모델로, 퀄컴의 첫 5G 통합 칩이다. 삼성전자와 퀄컴은 지난해 2월 이를 양산하기로 합의했다. 퀄컴이 목표로 둔 출시 시점은 내년 초다.

디지타임즈는 삼성전자가 7나노 공정의 낮은 수율 탓에 퀄컴의 SDM7250을 사실상 전량 폐기했다고 설명했다. 이 때문에 퀄컴의 5G 통합칩 출시가 미뤄질 것이고, 삼성전자 파운드리 또한 7나노 공정의 시장점유율을 늘리는 데 어려움을 겪을 것이라고 덧붙였다.

하지만 엄밀히 따지자면 수율과 전량 폐기는 서로 다른 문제다.

전량 폐기는 수율이 아닌 설계·공정에서 발생한 결함으로 생산품을 모두 버리는 것을 뜻한다. 생산품을 모두 버리기 때문에 당연히 수율(생산량 대비 결함이 발생하지 않은 합격품의 비율)은 0%이다. 

전량 폐기로 수율이 낮아졌다면 말이 되지만, 수율로 생산품을 전량 폐기할 가능성은 없다. 모든 제조사들은 수율이 낮으면 전체 생산량을 키워 합격품의 양을 늘린다. TSMC도 7나노 1세대 공정 도입 당시 수율이 낮아 웨이퍼 투입량을 늘렸다.

삼성전자 관계자는 “수율이 낮으면 생산량을 늘리지 왜 전량 폐기를 하느냐”며 “전량 폐기를 했다면 공정이나 설계에 문제가 있어야 한다는 뜻인데, 삼성전자의 AP 등 다른 제품들은 멀쩡히 나온 만큼 공정에 문제가 있는 건 아니다”고 말했다.

 

삼성전자 화성 EUV라인 조감도./삼성전자
삼성전자 화성 EUV라인 조감도./삼성전자

일부에서는 삼성전자가 일본의 소재 수출 규제로 극자외선(EUV)용 감광액(PR) 수급에 어려움을 겪어 수율이 낮아졌을 거라고 해석했지만, 이 역시 사실이 아니다.

EUV PR 소재 업체들은 수출 규제 강화가 발표된 지 불과 수일만에 벨기에 등 타지 에서 생산해 들여오는 방안 등의 대책을 세웠다. 삼성전자도 수출 규제 강화가 발표된 직후부터 되는대로 재고를 확보했고, 재고가 소진되기 전 PR 업체들이 우회 수출을 해 제품을 들여오면서 수급에 큰 어려움이 없는 상황이다.

장비 업계 관계자는 “공정에서 문제가 발생했다면 협력사들이 난리가 났을텐데 그런 조짐도 없었다”며 “삼성전자의 EUV 공정은 수율을 높이고 있는 단계로 공정 자체에 문제는 없다”고 전했다.

 

문제는 설계… 테이프 아웃도 안됐다

더군다나 ‘SDM7250’은 아직 설계도 끝나지 않았다. 완성된 반도체 설계도를 파운드리 업체에게 넘기는 테이프 아웃(Tape out)이 되지 않았기 때문에 생산에 어려움을 겪을리가 만무하다.

업계에 따르면 ‘SDM7250’은 퀄컴이 전반부(Front-end)를, 삼성 파운드리 사업부가 후반부(Back-end)를 설계해 만든다. 

전반부 설계는 이미 끝났고 인도 방갈로르에 있는 삼성 반도체 인디아 R&D(SSIR) 그룹에서 백엔드 설계를 하고 있는데, 생각보다 난이도가 높아 어려움을 겪고 있는 것으로 알려졌다. 제조가 아닌 설계 때문에 출시일이 미뤄질 수 있다는 얘기다.

 

인도 방갈로르 소재 삼성 반도체 인디아 R&D(SSIR) 그룹./삼성전자

백엔드 설계는 고객사가 소프트웨어(SW) 코드로 짜놓은 설계도를 제조사가 활용할 수 있도록 그림을 그려주는 작업이다. 칩마다 백엔드 설계에 필요한 기간이 다르지만, 보통 칩 사이즈가 클수록, 내부에 들어가는 설계자산(IP)이 많을수록 오래 걸린다.

4G LTE 모뎀과 AP 통합 모델인 ‘스냅드래곤845’의 다이(die) 크기는 94㎟ 정도다. 5G 모뎀 칩셋인 ‘SDM7250’에는 ‘스냅드래곤845’보다 더 많은 IP가 들어가기 때문에 칩 크기도 크고, 여러 번 다뤄본 리비전(Revision) 모델이 아닌 완전히 새로운 모델이라 익숙해지는 데도 시간이 필요하다. 

출시 예정 시점이 내년 초인 점을 감안하면 늦어도 이번달 내로 백엔드 작업을 완료해야한다. 7나노 공정은 생산에만 3개월이 걸리기 때문이다. 

업계 관계자는 “5G 통합 칩은 처음인데다 칩이 크고 IP도 많이 들어있어 적어도 4~5개월은 걸릴 것”이라며 “검증 기간까지 감안하면 다음달 생산에 들어가도 늦은 감이 있다”고 말했다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지