이동통신 속도가 빨라지면 그만큼 데이터 트래픽도 늘어난다. 이동통신 장비 공급회사들은 5세대(5G) 무선 트래픽을 처리할수 있는 더 빠른 속도와 더 큰 용량의 제품을 공급하기 위해 경쟁 중이다. 

이 같은 장비를 만들려면 더 우수한 성능의 타이밍 솔루션이 필요하다.

실리콘랩스(지사장 백운달)는 자사의 지터 감쇠기 제품군 'Si539x'에 까다로운 레퍼런스 클럭 요건을 만족할 수 있도록 설계된 새로운 옵션의 제품을 추가한다고 20일 밝혔다. 

신제품은 레퍼런스를 완벽하게 통합하고 있어 고속 네트워킹 시스템의 신뢰성과 성능을 높이고, PCB 레이아웃도 간소화한다. 

새로운 Si539x 지터 감쇠기는 100/200/400/600/800G 설계의 까다로운 레퍼런스 클럭 요건을 충족하도록 특별히 설계된 것으로, 최첨단 이더넷 스위치용 SoC, PHY, FPGA, ASIC에 사용되는 56G PAM-4 SerDes의 엄격한 지터 요건을 기준치보다 40% 이상 여유 있게 충족한다.

이와 함께 새롭게 떠오르고 있는 112G SerDes 설계용으로도 적합한 솔루션을 제공한다.

새로운 Si539x 지터 감쇠기는 온도 범위에 대한 테스트를 완벽하게 마치고 액티비티 딥(activity dip)을 사전에 차단한 매우 신뢰성 높은 크리스탈을 통합하고 있다.

충격, 진동, 온도 사이클링, 크리스탈 에이징 등 다양한 신뢰성 테스트를 통해 우수한 품질을 보장한다.

외부 크리스탈을 사용하는 제품에 비해 음향 방출(AE)에 대한 내성을 높여준다. AE는 PCB 조립 단계에서 PCB에 미세 크랙이나 소성 변형을 유발할 수 있는 온도 요인이나 외부의 기계적 힘이 가해질 때 발생하는 잡음 방사를 말한다.

AE로 인해 엄청난 주파수 오류 문제를 겪는 디스크리트 크리스탈과 달리, Si539x의 혁신적인 패키지 구조는 AE 잡음으로부터 크리스탈을 격리 및 보호, 시간이 지나도 신뢰성 있는 동작과 일관된 주파수 응답 특성을 보장한다. 

레퍼런스를 통합, 개발자들은 PCB 풋프린트(Footprint)를 35% 이상 줄일 수 있다. 크리스탈 아래에 금지 영역을 남길 필요가 없어 해당 디바이스 주변에 보다 밀도 있게 클럭 배선 연결이 가능하고, PCB 레이아웃도 더욱 간소화할 수 있다.

'Si539x'는 100Hz~1028MHz 범위의 어떠한 주파수 조합이든 최대 12개의 차동 클럭 출력을 생성할 수 있어, 별도의 독립형 클럭 발생기와 클럭 버퍼를 사용할 필요가 없다. 

덕분에 '클럭 트리 온 어 칩' 클러킹이 가능하고, 디스크리트 클럭 트리 솔루션에서 발생할 수 있는 부가 지터의 발생 우려를 없앨 수 있다.

제임스 윌슨(James Wilson) 실리콘랩스 타이밍 제품 총괄 매니저는 “56Gbps SerDes를 내장한 FPGA와 PHY는 더 큰 용량의 광통신 및 이더넷 라인카드를 구현할 수 있지만, 회로 보드 설계는 점점 더 복잡해지기 마련"이라며 "이 제품은 내부에 레퍼런스를 통합, 이를 더 쉽게 구현할 수 있게 도와준다"고 말했다.