TSMC가 10nm 이후 양산 로드맵을 발표했다. 인텔보다 빠르게 미세공정으로 전환한다는 계획이다.

다니엘 네니 세미위키 창업자는 TSMC가 오는 22일부터(현지시간) 미국 캘리포니아 새너제이에서 열리는 '오픈 이노베이션 플랫폼(OIP) 에코시스템 포럼'에 앞서 올해 말 10nm, 내년 7nm, 오는 2019년 5nm 양산 로드맵을 발표했다고 전했다. 

ASML이 고안한 '표준 노드(Standard Node)'로 변환하면 TSMC는 올해 말 11.3nm 선폭을 구현, 처음으로 인텔보다 앞선 공정을 양산하게 된다. 

표준노드는 각 반도체 제조 업체마다 선폭 기준이 다소 다른 점을 감안해 만든 지표로, 실제 선폭을 비교하는데 사용된다. '0.14 x (CPHP x MMHP)^0.67'라는 공식을 쓴다. CPHP(contacted polysilicon half-pitch)는 핀펫(finFET) 구조에서 핀 사이 간격의 절반 길이를 , MMHP(key measures of logic density)는 로직 회로 밀도를 뜻한다. 

이 기준에 따르면 현재 14/16nm 공정 선폭은 인텔이 13.4nm로 가장 좁지만 올해 말부터는 TSMC와 삼성전자가 인텔보다 앞선다. 내년에는 TSMC와 글로벌파운드리즈가 8.2nm를 구현, 삼성전자를 따돌린다.

TSMC가 예정대로 양산에 성공하면 팹리스 업체들이 인텔보다 앞선 공정에서 애플리케이션프로세서(AP) 등을 생산할 수 있게 된다. 인텔이 독식하고 있는 서버용 중앙처리장치(CPU) 시장 구도도 변할 수 있다. 

반도체 업계 관계자는 "공정이 미세화 되면 처리속도가 빨라지는 건 물론, 전력 절감 효과까지 낼 수 있다"고 말했다.