삼성전자와 후발 업체간 D램 미세공정 기술 수준이 점차 벌어지고 있다.

 

삼성전자는 지난해 상반기 20나노미터(㎚) D램 양산을 시작했고, 올 들어 비중을 점차 늘리고 있다. 반면 SK하이닉스와 마이크론은 여전히 20나노 공정 기술 확보에 골머리를 앓고 있다.

 

SK하이닉스는 이 달부터 21나노 D램 양산에 돌입한다고 발표했다. 그러나 삼성전자보다 1년 4개월이나 뒤처진 데다 여전히 공정 안정화에 시간이 필요할 것으로 보인다.

 

삼성전자를 추격할 실마리를 잡은 SK하이닉스와 달리 마이크론은 20나노 초반 기술 확보에 여전히 어려움을 겪고 있다. 내부에서는 20나노 초반 공정 확보를 포기하고 아예 차세대 메모리 기술 확보에 집중하자는 퀀텀 점프 전략 의견도 나오고 있다.

 

미세공정 기술 격차는 시장 점유율 변화로 이어질 것으로 보인다. 올해 삼성전자 웨이퍼당 생산증가율(bit groth)은 30% 이상 수준으로 예상된다. 반면 SK하이닉스는 20% 중반대, 마이크론은 10% 중반대 수준에 그칠 것으로 보인다.

 

삼성전자가 미세공정 분야에서 후발 업체와 초격차 전략을 펼칠 수 있는 것은 소재·공정 기반 기술이 탄탄한 덕분이다. SK하이닉스와 마이크론이 과거처럼 노광 공정에 무게 중심을 둔 것과 달리 삼성전자는 새로운 소재 처리 공법에도 큰 관심을 쏟았다.

 

삼성전자 20나노 D램 공정에 초미세 유전막 형성 기술을 처음 적용했다. D램 커패시터에는 전하 누설을 막기 위해 유전막을 형성한다. 전기선에 플라스틱 피복막을 입혀 절연층을 형성하는 것과 같은 원리다.

 

삼성전자는 20나노 커패시터에 옹스트롬(10분의 1나노) 수준으로 유전막을 형성할 수 있는 신소재와 공정 기술을 확보했다. 원자 단위까지 제어해 커패시터에 유전막을 입혀 특성을 높였다.

 

▲메모리 반도체 / 삼성투모로우 제공 


종전에는 분자 단위로 유전막을 형성했다. 분자 단위로 유전막을 형성하면 균일한 막질을 구현하기 어렵다. 분자보다 작은 전하가 커패시터에서 빠져나가지 않도록 유전막을 두텁게 발라야 하는 것도 골칫거리였다.

 

반도체 한 전문가는 “동일한 면적에서 유전막이 두꺼워지면 커패시터 내 전하 저장량은 줄어들 수밖에 없다”며 “삼성전자는 얇고 균일한 막질을 커패시터에 입혀 효율적인 공정과 뛰어난 특성 두 마리 토끼를 잡았다”고 말했다.

 

삼성전자와 후발 업체간 기술 격차는 앞으로 더욱 벌어질 가능성이 높다. 18나노 차세대 D램 공정에서는 커패시터 처리 기술이 더욱 중요해지기 때문이다. SK하이닉스와 마이크론이 분자 단위 유전막 형성 기술로 18나노에 진입하려면 기술적 난도는 기하급수적으로 높아진다. 유전막 두께가 두꺼운 만큼 커패시터 높이를 훨씬 높게 쌓아야 한다. 삼성전자 D램은 경쟁사 제품보다 커패시터 폭이 넓어 만들기 쉬운 구조다.

 

반도체 공정에 새로운 물질을 쓰는 것은 상당한 도전이다. 0.1%의 소재 변화로 반도체 생산 수율은 크게 움직인다. 삼성전자는 20나노 공정에서 이미 새로운 물질을 투입해 경험과 노하우를 축적함에 따라 후발 업체보다 훨씬 유리한 상황이다.  

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지