중국 테크뉴스에 따르면 국제전자디바이스회의(IEDM, International Electron Devices Meeting，IEDM)에서 TSMC가 5nm 공정의 최신 상황을 공개하면서 5nm 테스트 시생산 단계이며 테스트 수율 평균이 80%, 최고 수율은 90%를 넘는다고 밝혔다. 

단 TSMC는 현재 테스트 중인 칩의 아키텍처가 비교적 간단하다며 실제 모바일 혹은 PC용 프로세서 칩 생산시 수율과는 다소 차이가 있을 수 있다고 봤다. 

이날 TSMC가 공개한 자료에 따르면 5nm 공정은 N5와 N5P 두 버전으로 나뉜다. N5는 이전의 N7 7nm 공정에 비해 성능이 15% 높아지고 전력 소모가 30% 낮아졌다. N5P는 N5 공정 대비 성능이 7% 개선되고 전력소모를 15% 더 낮췄다. 

TSMC 5nm 공정은 5세대 핀펫(FinFET) 기술을 적용한다. 극자외선(EUV) 기술 역시 10여 개의 포토에칭 레이어로 업그레이드, 전체 트랜지스터 밀도를 84% 높였다. 바꿔말하면 7nm는 1㎢ 당 9627만 개의 트랜지스터가 들어간다고 봤을 때, 5nm 공정은 1㎢당 1억7710만 개의 트랜지스터가 들어간다. 

TSMC는 이날 5nm 공정 CPU와 GPU 칩 전압, 주파수 등을 공개했다. 최근 CPU 최저값은 0.7V/1.5GHz이며 최고값은 1.2V/3.25GHz다. GPU의 경우 최저 0.65V/0.66GHz, 최고 1.2V/1.43GHz다. 이는 모두 초기 보고된 결과이며 향후 지속적으로 개선될 것이라고 봤다.

TSMC의 5nm 공정은 내년 상반기, 이르면 내년 1분기 양산에 돌입할 예정이다.

애플의 A14, 화웨이의 기린 프로세서 등을 생산하게 되며 초기 월 4만5000개를 양산한다. 향후 월 8만 개로 숫자를 늘리게 되며 초기 생산능력의 70%를 애플이, 나머지를 화웨이가 장악한 것으로 알려진 상태다.