적층 솔루션에 꼭 들어가는 '구멍', 전력 전달하고 열 빼는 역할
인텔 차세대 패키지 기술 'ODI' 및 삼성 ICE-SiP도 '구멍' 핵심

반도체 업계가 반도체에 구멍을 뚫기 시작했다. 

삼성전자는 굴뚝(Chimney)을 뚫어 ‘아이스 시스템인패키지(ICE-SiP)’를 만들었고, 인텔의 차세대 패키지 기술 중 하나인 ‘옴니다이렉셔널인터커넥트(ODI)’ 또한 반도체에 구멍을 뚫었다.

트랜지스터 만들기도 부족한 공간에 굳이 구멍을 뚫는 이유는 무엇일까. 

 

왜 반도체에 구멍을 뚫을까

결론부터 말하자면 업계가 구멍을 뚫는 이유는 두 가지다. 전력을 전달하거나 열을 빠져나가게 하기 위해서다.

삼성전자의 ‘침니’와 인텔의 ODI에는 공통점이 있다. 반도체 다이(die)가 됐건, 패키지가 됐건 두 개 이상의 반도체가 층층이 쌓여있는 구조에 적용된다는 점이다.

 

HBM 단면도./시높시스
HBM 단면도./시높시스

같은 구조에 역시 구멍을 뚫어놓은 또다른 기술이 있다. 고대역폭메모리(HBM)다. HBM은 실리콘관통전극(TSV) 기술로 D램 다이에 구멍을 뚫고 다이와 다이를 마이크로 범프(μbump)로 연결해 층층이 쌓은 메모리다. 

기존 방식대로 D램 여러 개를 수평으로 나란히 놓으면 배선으로 각 다이를 연결한다. D램을 쌓으려면 각 다이를 연결하던 배선을 칩 속에 만들어야 한다. 다이에 뚫린 구멍은 전기전도도가 높은 구리(Cu)로 채워져 그 자체로 배선이 된다. 즉, HBM에서 구멍은 전력을 전달하기 위한 역할을 한다.

반도체에서 전달하는 게 전력만은 아니다. 반도체 업계의 오랜 숙원인 열 또한 전달하는 통로가 필요하다. 

HBM 속 각 다이(die) 사이에는 수많은 ‘열 범프(Thermal bump)’가 있다.

HBM은 보통 발열이 큰 프로세서와 아주 밀접하게 배치된다. D램은 온도가 80℃ 이상으로만 올라가도 제 성능을 내지 못하는데, 프로세서는 부하가 조금만 걸려도 쉽게 100℃에 가까워진다. 

더군다나 D램을 층층이 쌓은 구조라 아래 위치한 다이일수록 열이 잘 빠져나가지 못한다. 이 열을 주변으로 뿌려 패키지 바깥으로 열이 빠르게 전달되도록 하는 게 열 범프다. 이 범프를 통로 형태로 연결해버리면 훨씬 더 빨리 열을 빼낼 수 있다. 

 

인텔의 ODI 속 구멍, 전력 전달 

HBM에서 TSV가 전력을 위아래로 전달다면, 인텔의 ODI와 TSMC의 SOIC에서 구멍은 전력을 위아래, 양옆으로 전달하는 역할을 한다.

인텔의 ODI는 3D 이기종 반도체 패키지 기술인 포베로스(Foveros)를 구현하기 위해 필요한 인터커넥트 기술로 내장형 멀티다이 인터커넥트 브릿지(EMIB)의 확장형이다. 

현재 TSV가 적용된 대부분의 솔루션은 수 마이크로에서 수십 마이크로 크기의 구멍을 뚫는데, ODI는 이보다 더 큰 구멍을 뚫고 구리(Cu)를 넣어 전력을 전달한다. 이 때문에 배선 저항이 낮아 대역폭은 높이고 전력이 도달하는 데 걸리는 대기 시간을 줄일 수 있다고 설명했다. 하단 다이를 TSV로 뚫을 필요가 없어 비용도 저렴해진다.

 

인텔 ODI 기술의 핵심은 두 개 이상의 다이가 적층돼있을 때 패키지 기판과 상단 다이를 직접 연결한다는 것이다./인텔

인텔 ODI는 이름에서도 알 수 있듯 전력을 옆으로, 위·아래로 전달한다. 용도는 세 가지다. ▲다이와 패키지 기판을 연결할 때 ▲평행으로 놓인 두 다이를 연결할 때 ▲두 개 이상의 다이가 적층돼있을 때 패키지 기판과 상단 다이를 직접 연결할 때다.

이 중 세 번째 용도에 주목할 필요가 있다. D램, 다시 말해 하나의 반도체만 적층할 때는 서로 동작 전압 값이 같기 때문에 TSV만으로 배선을 만들 수 있었다. 하지만 이기종 반도체는 서로 동작 전압 값이 달라 인스턴스 전압 강하 등의 문제가 발생할 수 있다. 

인텔의 ODI는 이같은 불편함을 줄여준다. 설계 부담을 늘리는 실리콘 인터포저 등의 재료를 쓰지 않고, 상단의 다이와 패키지 기판으로부터 곧장 독립적으로 전력을 전달받기 때문에 전압 강하 현상에서 보다 자유롭다.

 

발열을 사방으로, 삼성의 ICE-SiP

 

황태주 삼성전자 TSP사업총괄 수석연구원이 최근 개최된 ‘튜토리얼 2019’에서 'ICE-SiP' 기술을 소개하고 있다./KIPOST
황태주 삼성전자 TSP사업총괄 수석연구원이 최근 개최된 ‘튜토리얼 2019’에서 'ICE-SiP' 기술을 소개하고 있다./KIPOST

삼성전자는 지난 5월 열린 IEEE 전자 부품 및 기술 컨퍼런스(ECTC)에서 반도체 패키지에 굴뚝을 뚫어 열을 빼내는 ‘ICE-SiP’ 기술을 소개했다.

5세대(5G) 이동통신과 인공지능(AI) 등 컴퓨팅 성능이 많이 필요한 영역에서 열은 특히 치명적이다. 전력이 흐르는 모든 곳에는 열이 나기 마련인데, 열이 나면 반도체 자체에 문제가 생기는 건 기본이고 열 저항으로 인해 급격히 많은 전류가 흘러버리는 문제가 생긴다. 

삼성전자의 ICE-SiP가 겨냥하는 시장도 5G 모바일과 인공지능(AI) 등 고성능컴퓨팅(HPC)이다.

적층 구조인 ICE-SiP에서 굴뚝은 상단 다이 위에 만들어진다. 기존에는 에폭시몰딩컴파운드(EMC)가 위치하던 자리다. 

굴뚝은 구리보다 열전도도가 높은 은(Ag) 페이스트로 채워진다. 은 페이스트를 다이 위에 바른 후 EMC로 몰딩하고 갈아내거나, EMC 몰딩을 한 다음 레이저 드릴로 구멍을 뚫어 은을 채우는 방식 등 여러 방법으로 만들어진다.

삼성전자는 여기에 다이 사이를 연결하는 고방열 다이부착필름(DAF)까지 자체 개발, 적용했다.

연구를 이끈 황태주 삼성전자 TSP사업총괄 수석연구원은 “로직 칩 위에 D램을 쌓은 SiP의 경우 굴뚝을 만들지 않았을 때보다 열 저항은 20%, 로직 칩의 온도는 56%, 메모리 온도는 63%으로 줄일 수 있었다”고 설명했다.

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지