[이지인더스트리]"모어 댄 무어" 반도체 설계 툴은 어떻게 진화하나
[이지인더스트리]"모어 댄 무어" 반도체 설계 툴은 어떻게 진화하나
  • KIPOST
  • 승인 2019.08.19 17:39
  • 댓글 0
이 기사를 공유합니다

반도체설계자동화(EDA) 업체 케이던스 미하우 시윈스키(Michał Siwiński) 마케팅 및 사업 개발 부사장 인터뷰

 

◇김주연 기자

1.무어의 법칙이 끝나고 모어 댄 무어의 시대가 왔다. 무어의 법칙은 반도체 전공정의 발전으로 현실화됐지만, 모어댄 무어는 설계와 제조 등의 발전이 필요하다. 반도체 설계는 이를 위해 어떻게 바뀌어야 하며, 과제는 무엇인까?

 근본적으로 설계 공정 제조는 절대적으로 영향을 받았다. 16나노로 처음 내려왔을 때 우리는 이 노드가 굉장히 오래 갈 것이라고 판단했다. 그때부터 모어댄무어가 시작됐다고 생각한다. 그 당시에는 단순히 패키지 내 여러 칩을 적절히 통합하는 형태였다. 케이던스의 많은 기술이 여기에 쓰인다. 

 그러나 앞으로 나아가서, 우리가 살펴본 것 중 하나는 구공정에서의 많은 장점들이 단지 파운드리 업체가 잘하거나, 크기가 축소됐기 때문에 나왔다는 것이다. 이제 물리적 축소만으로는 충분하지 않다.

 그래서 우리는 파운드리와 혁신에 대해 논의하면서 많은 시간을 보낸다. 한 가지는, 공정과 자동화를 결합하는 것이다. 지금까지 케이던스와 다른 업체들은 서로 다른 노드에 대한 툴을 제공해왔지만, 앞으로는 달라질 것이다. 이제는 공정과 모든 흐름에 대한 개발이라고 불러야 한다. 프로세스와 자동화가 결합돼 5나노, 3나노 등 디지털 툴에 적용되기 시작했다.  

 

Q2. 5나노, 3나노 등 차세대 반도체 노드를 위해 EDA 툴은 어떻게 변하나? 제조에서는 예기치 못한 문제가 있는데, IC 설계에서도 비슷한 문제가 있나?

 많은 문제들이 있는데 그 중 하나는 배선과 관련된 것이다. 전압 강하 현상(IR Drop)의 복잡성이 노드 개선으로 3배 증가하면서 트랜지스터(의 전력량)에 큰 영향을 주고 있다. 이는 정적인 타이밍 분석과 전력 타이밍 분석을 지금처럼 별도로 진행할 수 없다는 것을 뜻한다. 이젠 두 가지를 동시에 분석해야한다. 다시 말해 많은 임플리멘테이션과 사인오프 테스트를 다시 설계해야한다는 것이다.

 우리는 지난 몇 년간 ‘IR 민감 경로’라는 개념을 제시하기 위해 많은 노력을 했다. 이를 통해 디자인 임플리멘테이션과 사인오프를 함께 진행해 배선을 최적화할 수 있게 해 IR 이슈를 해결할 수 있도록 했다. 전력과 타이밍의 최적화도 이와 비슷하게 매우 중요한 문제가 될 것이다.

 

Q3. 칩 설계 비용을 말하지 않을 수 없다. 왜 IC 설계 비용이 노드가 지날수록 급격히 올라가나? 이를 줄이는 방법은 없나?

늘어나는 비용의 상당 부분은 증명(Verification)과 소프트웨어에 있다. 구현의 어려움도 상당하지만, IC 문제를 해결하는 핵심 EDA 기술은 지속적으로 증가하고 있으며 때문에 비용 증가도 유지될 것이다.

 하지만 인텔리전스의 수준이 높아지고, 여러 분야에서의 혁신이 확대되면서 하드웨어 의존적인 소프트웨어 개발에 훨씬 더 중점을 둬 전체 프로젝트의 70% 가량을 증명과 검증(validation)에 쓰게 됐다. 시스템 수준에서는 분석이 더 중요하기 때문에 비용이 더 늘어난다.  

 케이던스는 수십년간 핵심 IC 구현 비용 절감을 위해 R&D 투자와 자동화 개발을 늘려왔다. 최근 개발한 툴들은 자동화를 통해 프로젝트 비용을 줄이는 데 초점을 맞추고 있다.  자동화는 비용을 절감할 수 있는 핵심 기능이다. 

 케이던스와 다른 회사들은 소프트웨어 및 하드웨어의 유효성 검사에 대한 3D 분석을 하기 위해 많은 노력을 기울이고 있다. 하드웨어 검증 툴인 프로티움처럼 말이다. 이와 함께 그린힐스 등 임베디드 SW 제공업체와 협력, 자동화를 늘리고 있다. 

 

Q4. 아직도 대다수의 반도체 기업이 구공정을 쓴다. 이들을 위한 새로운 EDA툴은 없나?

우리의 많은 고객사들은 아직 180나노 이상 공정을 활용합니다. 툴을 개발할 때 보면 하나의 노드에 투자를 할 때 이 투자는 단기로 끝나는 게 아니라 오랜 시간 많은 툴들에 이 비용이 반영된다는 걸 알 수 있다. 

 현재 우리가 3나노에 투자하고 있지만 이미 구공정에 한 투자가 상당하기 때문에 이로 인한 제품이 지금까지 나오는 것이다. 그리고 핵심 서버나 코어 아키텍처를 수정하면 우리는 언제든지 모든 노드에 적용할 수 있도록 새로운 버전의 툴을 발표한다. 그런 점에서 우리는 모든 노드에 대한 툴을 지속 개선하고 있다고 생각한다. 

 

Q5. AI, 자율주행 등으로 비 반도체 기업들이 칩을 설계하기 시작했다. 케이던스는 이들 기업을 어떻게 지원하고 있나?

 전반적으로 AI와 5G는 시장의 아주 좋은 파괴자가 되고 있는 걸 볼 수 있다. 많은 회사가 케이던스와 접촉하고 있다. 우리의 솔루션 없이는 RF와 5G 제품을 만들 수 없기 때문이다. 우리의 에뮬레이션 도구인 팔라듐(Palladium) 없이는 AI 칩도 읽을 수 없다. 오늘날 모든 단일 AI칩에 팔라듐은 필수가 되고 있다. 팔라듐은 소프트웨어와 하드웨어를 가져와 에뮬레이션해주는 도구다.

 나는 우리에게 그것이 좋은 기회라고 생각합니다. 우리는 많은 스타트업과 함께 일 하고 있고, AI와 5G 제품 라인을 개발하고 있는 업체들과 긴밀히 협력하고 있다. 반도체 업체던 시스템 업체던 이 같은 기술을 그들의 제품에 추가하려 하고 있다.

 때문에 이는 우리에게 아주 좋은 기회라고 생각한다. 우리는 많은 것을 보고 있으며 성장을 위한 중요한 요인이 될 것이라고 생각한다.

 

Q6. 파운드리 업체가 클라우드 서비스를 시작했다. 클라우드의 장점은 무엇이고, 케이던스는 어떻게 이를 지원하고 있나?

클라우드의 장점 중 하나는 언제든 당신이 준비가 되면 기본적으로 더 많은 연산을 할 수 있다는 것이다. 물론 시스템이나 반도체, 혹은 많은 연산을 필요로 하는 지능형 응용처에 걸맞는 자동화 툴도 있다. 특히 칩을 위한 디지털 또는 아날로그 칩에 대한 시뮬레이션이나 시스템에 대한 시뮬레이션은 수많은 연산을 필요로 한다.

 여기에 점점 노드가 낮아질수록(미세화가 진행될수록) 사람들은 더 많은 것을 하고 싶어한다. 그래서 케이던스는 5년 전부터 클라우드를 지원하기 시작했다. 이를 공식적으로 발표한 건 2년 전 쯤이다. 우리는 클라우드를 사랑한다. 클라우드는 우리의 고객이 더 많은 설계 검증과 분석을 수행할 수 있도록 해준다.

 우리의 모든 툴은 클라우드를 지원하고 있고, 우리는 클라우드 공급업체와 협력하고 있다. 우리는 클라우드를 사랑한다.

 

Q7. 올해 세미콘 웨스트의 주제는 ‘비욘드 스마트’였다. ‘비욘드 스마트’가 무엇인가? 여기에 대한 로드맵이 있나?

 ‘비욘드 스마트’는 좋은 말이다. 정확한 뜻은 말하기 어렵지만, 기본적으로 나는 우리가 소비하는 수많은 전자기기들이 떠오른다. 누군가는 이 전자기기 시장이 끝났다고 말하지만, 그저 반대 의견일 뿐이다. 나는 이 흐름이 이제 시작됐다고 생각한다.

 예를 들어 내 집에는 수천개의 전자장치가 있지만 그럼에도 새로운 제품이 나오면 갖고 싶다. 내 아이들도 전자 칩이 들어간 신발에 대해 묻는다. 밑창이 헤지면 칩에서 신호를 보내 아마존에 새 신발을 주문하는 식이다. 새로운 전자 장치의 양은 절대적으로 증가할 것이고, 모든 전자 장치의 핵심은 뇌, 반도체다.

  소비자 전자 제품이 끝났다고 생각하지만 나는 정반대라고 생각한다. 단지 시작일 뿐이다.  따라서 나는 반도체 산업 전망이 매우 좋다고 생각한다. 나는 그들이 더 많은 제품을 내놓을 것이라고 본다. 이제 시작일 뿐이다.

 

◇원문 녹취

1. Moore`s Law is over, and More than Moore is here. While Moore`s Law has become a reality with the development the semiconductor Front-end process, But More than Moore can be realized with the development of design, manufacture and more.

1) How is semiconductor design changing to do this  ?

2) What are the challenges in semiconductor design?

 So fundamentally, So while the design process manufacturing absolutely is getting affected. Once we go really below 16nm that has been happening for a while. So I think a certain things have already happened in More, More than Moore before specific in there hasn't been a things a fair amount of innovation around the advanced packaging and make sure that the integration of the chip in the package with properly to treat account for it. So that's been going on already. And that's in a way why companies can effectively start doing designs in 10nm, 7nm, 5nmbecause some of that already here, right? 

 Obviously a lot of Technology from Cadence come in that. Moving forward, However, I think one of the things that we gone to see happens is that where has in the past a lot of the advantages in lower nodes came from what the foundries were good himself on just smaller geometry. The physics alone are not going to be enough.

 So I think a lot of the conversation that we're having with the Foundry spend lot of our Innovation discussions. One observation is that is going to be combination of taking the process and taking the automation, and combining them. So the notion being that so far, you know, Cadence and other companies have been enabling tools for different nodes, but moving forward that's changing.

 So now it's about call development of the process and all the flow. Because it's going to be combination of process and automation that's going to allow it and you'll see that in our digital tools for 5nm, 3nm and so far. 

 

2. How is the EDA tool changing for next generation semiconductor node such as 5nm and 3nm? There are unexpected problem in manufacturing, and is there same problems in IC design? 

 So it`s the some of stuff, I think a lot of problem right now, related to How... You know, As you get small and small of course, one of the impact related to the wire, right? 

 So the complexity related specifically to the IR drop has increased significantly is about a 3X increase in fact, as you go to 5nm and 3nm even from 16nm. So that`s having a big impact. So the implication of that is that You can no longer do separate static timing and separate analysis of timing in power. Now, you really have to do them together. And that means that a lot of the implementation and Signoff testing has to be redone. 

 So we actually been working for the last few years on taking in the notions of 'IR sensitive paths'. And we approaching that in what is it take to actually effectively provide a design implementation and signoff flow where these are not separate functions, but they're done together and you can optimize for the wires, So that you don't deal with the IR issues. And I think that's probably going to have the biggest impact because again, power and timing are becoming very very combined.

 

3. I have no choice but to talk about IC design cost issues. According to Gartner, The cost to design a 28nm planar device ranges from $10 million to $35 million. In comparison, the cost to design a 7nm system-on-a-chip (SoC) ranges from $120 million to $420 million. Why is the cost of IC design skyrocketing? Is there any way to reduce that?

So cost of project continues to increase very rapidly. And one observation of course is that as we have gone to lower nodes and as everybody is creating much more advanced electronics, the complexity of the electronic has increased. So the implementation of the silicon, those cost have remained largely linear because I think the industry has done a good job automating how we implemented manufacturer chips.

 So even with all the new challenges, I think we gonna be able to provide enough automation to keep the cost down. But the other part of it is verification of software. Those cost as their chips gets more complex and as the applications get more complex are completely exploring the software and verification account for 70% of modern SoC(System on chip) costs and increasing. 

 So I think that cadence and another companies are putting a lot of efforts right now to making sure that the analysis, you know, 3D analysis of everything else being(?) validation of software and Hardware like prototyping a protium™. Or being able to partner on with the embedded providers like Green Hills is gonna to be essential to actually reduce the cost by providing more automation.

 

4. Few companies require advanced nodes. There is still thriving market for 14nm and above. Are there any new EDA tools available for these companies?

So actually I mean, we have a lot of companies still doing designs 180nm and above, right? So that of course always continues to be a case. I think our development process what we have found out that once we do a very heavy investment for one node that investment hands off being used for long time and utilize across many tools.

 So I think a lot of our tools it's not that we're just investing in 3nm, we've already had very significant Investments going back to 180nm or higher and that continues. Plus anytime we modified some of our core server and core architecture that Of course as we release a new version of the tool that can be applied to any node. That New innovation is applicable across all nodes. So I think in that regard we continue to make tools better for all the nodes. 

  

5. Because of artificial intelligence, self-driving cars, companies in other areas have started designing semiconductors. How is Cadence doing for those companies that are not familiar with semiconductors?

So overall we are seeing that AI and 5G are obviously very good disruptor in market. Fortunately, actually those companies are contacting Cadence a lot. Because you cannot read the 5G without our RF and, which also products. Converse you cannot read(?) do AI chips without our Palladium™ relation. it's essential every single, every single AI chip today. That's being done be basically using emulation do software and hardware bring up, and then use in (?).

 So the good news is we're seeing and we're involved in a lot of startups and a lot of companies that are adding AI and 5G product lines to their developments. Whether there be semiconductor or system companies that are trying to beef up their products. 

 So I think for us it's a great opportunity. We're seeing a lot of it and it's a significant factor for growth.
 

6. As you know, Foundry companies have recently begun to provide IC design environment using the cloud.

1) What are the advantages of using the cloud?

 2) How does cadence support this?

So one of the ways to think about Cloud is basically it's just more compute. It`s ready available compute whenever you needed. So, of course, there are some applications in automation that we provide for either chip or system or intelligence that take a lot of compute. Specifically any kind of simulation either digital or analog simulation for the chip or simulation of system of a simulation those take a lot and lot of compute.

 And as you go to lower nodes, people want to do more and more. So we have seen that for Cadence`s purposes, We actually started supporting the cloud 5 years ago. We officially announced it close to two years now and so from our point of view is we love the cloud. because it enables our customers to do more design verification and analysis using just more compute of our tools.

 So all of our tools supported the cloud, we work with all cloud suppliers, and we love the cloud.

 

7. This years SEMICON WEST`s subject is ‘Beyond Smart’. What is Beyond Smart? Do you have a roadmap to do this?

I think being smart pretty good, that`s good start. I`m not quite sure what is beyoud smart. But, fundamentally, I look at that the amount of electronics that we all consumed, some people think that it's over.  I think it just the opposite. I think we're just starting. 

  I'm nowadays in my house, personally, I have about a thousand more my own electronics and I want to have more, right? My kids are asking me about shoes with electronic chips That will pride themselves and will tell him when the souls are getting thin so they can order new shoes from Amazon. So the amount of new electronics are absolutely gonna be increasing. And the core of electronics is the largest of the brain, the chips.

 So I think the outlook for the semiconductor industry is very good. I think they'll be a lot more products. I think we just starting many Industries, Do not even do electronics yet. I'm positive.

 


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.