7nm와 5nm 공정 업그레이드 버전

TSMC가 더 높은 7nm, 5nm 공정 성능을 원하는 고객을 위해 업그레이드 신규 공정을 제공한다. 

TSMC가 7nm DUV(N7)과 5nm EUV(N5) 공정 성능을 강화시킨 새로운 공정 버전을 출시했다. 두 공정의 이름은 각각 N7P와 N5P다. 더 빠른 7nm 연산 설계를 원하거나 소비 전력을 줄이기 원하는 고객을 위해 설계됐다. 

이같이 전한 테크뉴스와 어낸드테크 보도에 따르면 TSMC의 N7P 공정은 N7과 유사한 설계를 적용했지만 전방 최적화 FEOL(Front End of Line)과 중급 MOL 아키텍처를 갖춰 전력 소모를 줄이면서 성능은 7% 높였다. 유사한 주파율 기준으로 10%의 전력 소모를 줄였다. 

 

▲TSMC 로고. /TSMC 제공
▲TSMC 로고. /TSMC 제공

 

신규 N7P 공정 기술은 TSMC가 올해 일본에서 개최한 VLSI 포럼에서 처음 공개됐지만 그리 널리 알려지지 않았다. N7P 공정은 최근 검증된 DUV 포토리소그레피 기술을 적용하며 N7 공정과 비교했을 때 트랜지스터 밀도에는 변화가 없다. 

트랜지스터 밀도를 약 18~20% 높이를 높이기 윈하는 고객을 위해 TSMC는 N7+ 혹은 N6 공정 기술을 제안하고 있다. N6 공정 기술은 EUV 포토리소그래피기술로 웨이퍼 멀티레이어 처리를 한 것이다. 

보도에 따르면 N7P 공정 기술 이외에도 TSMC는 트랜지스터 밀도를 높이고 전력 소모와 성능을 높인 5nm 'N5' 공정기술을 제공한다. TSMC가 특정 고객에 제공하는 N5P는 성능 강화 버전으로서 FEOL과 MOL 최적화를 통해 같은 전력효율 하에서도 칩의 연산 속도를 7% 높여주거나 같은 주파율 하에선 전력 소모를 15% 낮춰주는 것이다. 

저작권자 © KIPOST(키포스트) 무단전재 및 재배포 금지